AD9959是美国ADI公司最新推出的一款四通道高速直接数字频率组成器。该芯片内部集成了四个DDS核，因此可对四个内部同步输出通道独立进行编程。经过一个共用体系时钟在芯片内部同步其独立的通道，AD9959能够对因为模仿处理（例如滤波、扩大）或许PCB布线失配而发生的外部信号通道的不均衡进行有用的校对，然后使体系工程师用适当少的时刻和精力去处理这个一般很杂乱的体系规划问题。
1 AD9959的首要特色
AD9959能够完结最多16电平的频率、相位和起伏调制，还能够作业在线性调频、调相或调幅形式。AD9959的运用规模包含相控阵列雷达／卢纳体系、外表、同步时钟和RF信号源。AD9959的内部结构如图1所示，首要特性如下：
◇有4路带10位DAC的DDS通道，最高取样频率为500 MSPS；
◇大于65 dB的通道隔离度；
◇32位频率分辨率；
◇14位相位失调分辨率；
◇10位输出起伏可缩放的分辨率；
◇具有增强数据吞吐量的串行I／O口（SPI）；
◇可软件／硬件操控以降低功耗；
◇双电源（DDS核1.8 V，串行I／O3.3 V）；
◇内置多器材同步功用；
◇内置时钟倍频锁相环（4～20倍倍频）。
2 AD9959的引脚功用
AD9959选用56脚LFCSP封装，各引脚的功用界说如下：
SYNC_IN：输入引脚，可同步多片AD9959。运用时应与主AD9959的SYNC_OUT相连；
SYNC_OUT：输出引脚，可同步多片AD9959，运用时应与从AD9959的SYNC_IN相连；
MASTER_RESET：复位输入引脚，高有用；
PWR_DWN_CTL：外部电源掉电操控引脚；
AGND：模仿地；
DVDD：数字电源（1.8 V）；
DGND：数字地；
DAC_RSET：输入引脚，可为DAC设置参阅电流，运用时应经过一个1.91 kΩ电阻接地；
REF_CLK和REF_CLK：参阅时钟或振动输入端（互补输入），假如运用单端输入方法，则应从REF_CLK引脚衔接一个0.1μF的解耦电容到 AVDD或AGND；
CLK_MODE_SEL：振动器部分操控引脚，接高电平时，电压不要超越1.8 V，接低电平时，振动器被旁路；
LOOP_FILTER：输入端，运用时应串联一个零电阻和680 pF电容至最近的AVDD脚（Pin28）；
I／O_UPDATE：输入引脚，经过该脚的上升沿可把串行口缓存的数据内容送至激活的寄存器中，I／O_UPDATE信号应与SYNC_CLK信号坚持同步，并须满意树立时刻与坚持时刻的要求；
CS：片选串口使能信号端，低有用；
DVDD_I／O：3.3 V数字电源；
SYNC_CLK：时钟输出，为内部时钟的1／4，用于同步I／O_UPDATE信号；
SCLK：I／O串行操作时钟输入端，在该端的上升沿写入数据，下降沿读出数据；
SDIO_0：双向引脚，用于串行操作的数据输入和输出；
SDIO_1：3：双向引脚，用于串行操作数据输入输出，也可用于操控DAC输出起伏的斜率；
P0～P3：输入引脚，这四个引脚用于操控调制方法的挑选，扫描累加器的开关或许输出起伏的升降斜率。该四个引脚中的任何一个引脚信号的改变都等同于一个I／O_UPDATE信号的上升沿，该端须与SYNC_CLK信号坚持同步，并须满意树立时刻与坚持时刻的要求；
CH0_IOUT ～CH3_IOUT， CH0_IOUT ～CH3_IOUT：输出引脚，四个通道的互补输出端，运用时，需接上拉电阻至AVDD。
3 作业形式组合
AD9959所具有的的四通道能够使其一起完结多种作业形式的组合。可是，在某些形式下，则需求几个数据引脚来完结特别功用，这就约束了组合方法。依据AD9959芯片的资源，可一起完结的作业形式组合如下：
（1） 四个通道能够完结单频形式、2电平调制形式和线性扫描形式的恣意组合，每个通道均可作业在这三种形式中的一种；
（2） 能够一起有一个或两个通道作业在4电平调制形式，余下的通道作业在单频形式；
（3） 能够有一个通道作业在8电平调制形式，余下的通道作业在单频形式；
（4） 能够有一个通道作业在16电平调制形式，余下的通道作业在单频形式；
（5） 单频形式下，能够操控每个通道的输出起伏斜率；
（6） P2和P3引脚用于操控输出起伏斜率时，恣意两个通道可一起作业在2电平调制形式，也可一起作业在线性调频或调相形式；
（7） P3引脚用于操控输出起伏斜率时，能够有一个通道作业在8电平调制形式，余下的通道作业在单频形式；
（8） SDIO_1～SDIO_3引脚用于操控输出起伏斜率时，四个通道能够完结各种2电平调制形式的组合，而未用于2电平调制形式的通道则可作业在单频形式；
（9） SDIO_1～SDIO_3引脚用于操控输出起伏斜率时，能够一起有一个或两个通道作业在4电平调制形式，其他通道作业在单频形式；
（10） SDIO_1～SDIO_3引脚用于操控输出起伏斜率时，能够有一个通道作业在16电平调制形式，其他通道作业在单频形式；
（11） 起伏调制、线性起伏扫描和操控输出起伏斜率功用不能一起完结，但频率和相位调制则可与操控输出起伏斜率功用一起完结。
4 串行操作
AD9959的四个通道可同享一组寄存器地址，这种地址同享机制其得能够一起向四个通道的装备寄存器写入相同的数据。当需求对四个通道进行不同设置时，能够经过设置通道使能位来各自独登时写入每个通道设置的数据。
一个串口通讯周期分为指令周期和数据读写周期两个阶段。首要传送指令阶段的8位指令字，对应于SCLK的8个上升沿，然后履行由指令设定的1～4个字节的数据读写，完结后再等候下一个指令周期的到来。
AD9959的串口操作与ADI公司之前推出的DDS芯片根本共同，但因为AD9959有四个串行数据引脚（SDIO_0：3），因此其编程具有更大的灵活性，经过装备相应的寄存器能够有四种编程方法进行串行I／O操作。分别是单bit两线形式，单bit三线形式。双bit形式和四bit形式。
设置为单bit两线形式时，SDIO_0为双向数据引脚。设置为单bit三线形式时，SDIO_0为数据输入引脚，SDIO_2为数据输出引脚。在这两种形式下，SDIO_3都作为串口同步康复信号引脚，经过一个正脉冲使串口康复为初始等候指令状况。图2给出了单bit两线形式的串口写时序。
设置为双bit形式时，SDIO_0和SDIO_1一起作为双向数据引脚，每个SCLK周期传输两位数据，这样，传送一个八位的数据信息只需求四个SCLK周期，SDIO_3仍作为串口同步康复信号。图3给出了双bit形式的串口写时序。
设置为四bit形式时，SDIO_0：3可一起作为双向数据引脚，每个SCLK周期传输四位数据，故传送一个八位数据信息仅需求两个SCLK周期。
5 在雷达中频信号模仿器中的运用
现代雷达信号模仿器的规划偏重于运用数字化方法来完结。事实上，跟着实时数字信号处理技能的开展，PC+DSP+DDS的体系结构已成为雷达信号模仿器完结的首要方法。而AD9959因为在一块芯片上集成了四个DDS通道，因此，AD9959的运用可为多路雷达信号模仿器的规划供给了极大的便利。因为它可使得本来需求多片单通道DDS芯片的体系，现在只需一片AD9959即可完结体系功用。
图4所示是一种依据AD9959芯片的雷达中频信号模仿体系的三通道规划结构框图。其信号模仿进程为：嵌入式PC首要对方针及环境进行建模和运算，以生成雷达信号仿真数据库，然后由DSP依据嵌人式PC传来的方针信息，计算出与DDS在不一起刻需求生成的对应信号频率、相位和起伏数据。并将数据传人FPGA，再由FPGA对数据进行并串转化，并在同步守时脉冲的触发下，在特守时刻将数据串行写入DDS，然后完结对DDS的设置。最终再由DDS一起发生三路中频模仿信号。
6 结束语
AD9959因为内部集成有多个DDS通道，它无需多片单通道DDS芯片及其外部电路，因此有助于简化体系规划进程，减小PCB面积。实践实验成果证明：AD9959具有的高性能，可使之广泛的运用于雷达和通讯体系之中。
责任编辑：gt
