时钟信号衰减会添加颤动，因而对驱动器输出的端接很重要。为了防止颤动和时钟质量下降的晦气影响，需求运用恰当的信号端接办法。4种端接办法共享给你们。
· Z0是传输线的阻抗；
· ZOUT 是驱动器的输出阻抗，
· ZIN 是接收器的输入阻抗。
PS：这儿仅显现CMOS和PECL/LVPECL电路。
串行端接
实际上，由于阻抗会随频率动态改变，难以达到阻抗匹配，所以缓冲器输出端能够省去电阻(R)。
优势：
· 低功耗解决方案（没有对地的吸电流）
· 很简略核算R的值 R (Z0 – ZOUT).
缺点：
· 上升/下降时间受RC电路的影响，添加颤动
· 只对低频信号有用
补白：
· CMOS驱动器
· 不合适高频时钟CMOS drivers信号
· 合适低频时钟信号和十分短的走线
· 下拉电阻
CMOS
优势：十分简略(R = Z0)
缺点：高功耗
补白：不引荐
· LVPECL
优势：
· 简略的3电阻解决方案。
· 就节能而言稍好一点，相对于4电阻端接来说节约一个电阻。
· 补白：引荐。端接电阻尽可能接近PECL接收器放置。
沟通端接
· CMOS
优势：没有直流功耗。
补白：为防止较高功耗，C应该很小，但也不能太小而导致吸电流。
· LVPECL
优势：沟通耦合答应调整偏置电压。防止电路两头之间的能量活动。
缺点：沟通耦合只引荐用于平衡信号（50%占空比的时钟信号）。
补白：沟通耦合电容的ESR值和容值应该很低。
电阻桥
· CMOS
优势：功耗完成合理的权衡取舍。
缺点：单端时钟用两个器材。
· LVPECL
缺点：差分输出逻辑用4个外部器材。
补白：3.3V LVPECL驱动器广泛应用端接。
