摘要：针对高速信号实时收集存储的需求，规划了一种高速信号收集记载仪。记载仪经过高速A/D转换器对信号进行采样，并实时存入NAND FLASH存储阵列中。为进步数据存储速率，归纳选用并行总线、交织双平面页编程、多级流水线等技能，大幅进步FLASH的写入速度。记载仪可完结8bit、200MSPS的采样速率，并可将速率为200MB/s的采样数据实时存储。
关键词：高速采样;高速存储;NANDFLASH
0 导言
现在在各工业范畴对数据收集存储的需求越来越多，对收集速率和存储速率的要求也越来越高。特别是在航空航天范畴，常常要对高速信号进行收集，并将收集数据实时存储在非易失存储器之中，以便过后剖析处理。
为满意需求，本文提出一种高速信号收集记载仪的规划办法。选用高速A/D转换器对输入信号进行200MSPS的高速采样，然后将采样数据实时存入 FLASH存储阵列中。归纳选用了并行总线、交织双平面页编程、多级流水线等技能，大幅进步FLASH的写入速度，然后完结200MB/s采样数据的实时存储记载。
1 体系组成及作业原理
1.1 记载仪体系组成
图1为记载仪体系组成框图，记载仪电路体系主要由FPGA电路、时钟电路、高速收集电路、高速存储电路、电源电路、其他外围电路等组成。
PGA选用Xilinx公司的XC4VSX55，PLL时钟芯片选用TI公司CDCF5801A，A/D转换器选用TI公司ADS5547，NAND FLASH存储芯片选用三星公司K9WAG08U1A，USB操控芯片选用CYPR ESS公司CY7C68013A。
1. 2 记载仪作业原理
体系的作业原理为：上电后，FPGA首要读取NOR FLASH中存储的NAND FLASH坏块信息，在内部RAM中树立坏块表，之后每次需求对NAND FLASH进行读写操作之前，都要先查询坏块表，若预备操作的块为坏块，则跳到下一块持续查询，直到找到好块才进行操作。
当需求收集记载信号时，先经过外接的键盘和LCD显现模块设置采样参数。然后记载仪接纳到发动信号后开端进行采样记载，需采样信号从SMA接口输入后经过差分放大器转换为差分信号，然后进入A/D转换器进行200MSPS采样，FPGA接纳采样数据，采样4级流水线对NAND FLASH存储阵列进行写入操作。此外FPGA还需完结对其他外围器材的操控。
当需求上传数据时，FPGA将数据从NAND FLASH中读出，经过USB操控芯片将数据上传给上位机。
2 关键技能
2.1 高速A/D采样
记载仪选用的A/D转换器为TI公司的14bit、210MSPS的高速A/D芯片ADS5547。体系中实践选用的采样时钟频率为200MHz，由50MHz晶振时钟经过CDCF5801A倍频发生。
ADS5547选用的作业形式为LVDS DDR形式，即在A/D输出时钟的下降沿传输采样数据的奇位，在上升沿传输采样数据的偶位，所以实践数据传输频率为400MHz，关于这种高速数据传输，在PCB规划时需注意7对差分数据线和1对差分时钟线坚持等长，保证迹线传输延时相同。
在FPGA数据接纳模块的规划中，直接调用芯片中的IDDR原语，如图2所示，其在SAME EDGE作业形式下的时序正好匹配ADS5547的数据输出时序，所以可将7路DDR数据转换为14bit并行数据，考虑到NAND FLASH的写入速度，在存储时截取采样数据的高8位，这样需求存储数据的速率为200MR/s。
2.2 高速数据存储
记载仪选用的非易失存储器为三星公司的NANDFLASH芯片K9WAG8U1A，单片容量为2GB。因为单片FLASH的存储容量和写入速度有限，所以使用了16片FLASH成存储阵列，总容量为32GB，并归纳选用了并行总线、交织双平面页编程、多级流水线等技能进步写入速度。
(1)并行总线
为了进步数据吞吐量，将N片FLASH芯片的I/O并行操作，总线宽度添加为单片的N倍，并共用读写操控线，这样可将N片FLASH作为一片大位宽 FLASH一起进行读写操作，然后能够将写入速度进步至N倍。在该记载仪中，是将8片FLASH的I/O并行操作，每片FLASH的数据位宽为8bit，所以总位宽为64bit，写入速率可进步为单片的8倍。均匀数据写入周期只需到达40ns即可完结200MB/s的数据速率，满意FLASH的25ns最小写入周期要求。
(2)交织双平面页编程
NAND FLASH的写入操作是以页为单位进行的，称为页编程操作，分为两阶段进行。第一阶段为数据载入阶段，是将数据先写入到页寄存器中，第二阶段为编程阶段，是将数据从页寄存器中真实编程到FLASH的存储单元之中。数据载入页寄存器时最高速率可到达40MB/s(单片)，但数据编程阶段所需时刻为 200～700μs，若等候一页编程完结之后再进行下一页数据的载入会严峻下降数据写入速率。为充分利用编程阶段的时刻，而且添加数据载入时刻以便于流水线操作，选用了交织双平面页编程办法。
每片K9WAG08U1A实践上是由2片K9K8G08U0A组成，而每片K9K8G08U0A又由2片K9F4G08U0A组成，每片 K9F4G08U0A又由2个2Gb的存储平面组成，每个存储平面有独立的2112字节页寄存器，因而可完结双平面页编程操作，而2片 K9F4G08U0A之间能够完结替换操作。K9K8G08U0A存储平面如图3所示，Plane0和Plane1组成第1片 K9F4G08U0A，Plane2和Plane3组成第2片K9F4G08U0A。
当进行FLASH编程操作时，先发送双平面编程指令，然后Plane0和Plane1进行数据载入，载入完结后进入编程阶段。此刻无需等候编程完毕，直接对Plane2和Plane3持续进行数据载入，即可完结交织双平面页编程。操作时序如图4所示。
(3)多级流水线
运用交织双平面页编程方法后，能够接连进行4页的数据载入操作，但载入完结后整片K9WAG08U1A的4个平面都将进入编程阶段，无法持续进行操作。为了完结数据的接连载入，选用了多级流水线技能。
完结流水线操作首要要对FLASH存储阵列进行分组。因为每片FLASH是由2片K9K8G08U0A组成，所以存储阵列能够看作由32片K9K8G08U0A组成，把每8片K9K8G08U0A分为一组，在读写时并行操作，这样整个存储阵列分为四组，如图5所示。
流水线操作办法如图6所示。FLASH进行写入时，首要经过片选信号选中第1组FLASH，进行数据载入操作，载入完结后，该组FLASH进入编程阶段，此刻切换片选信号，选中第2组FLASH，持续进行数据载入，依此类推。因为选用了交织双平面页编程方法，所以每个载入进程能够载入4页的数据，而选用并行总线之后，位宽为64bit，即每个写周期可写入8Bytes的数据，依照200MB/s的数据速率核算，每个载入阶段的时刻为：
当第4组FLASH的载入进程完结后，间隔第1组FLASH开端编程时已曩昔983μs，大于最长编程时刻700μs，所以第1组可持续开端数据载入操作。经过流水线操作，完结了数据的接连载入，然后大幅进步了写入速度，完结了200MB/s的数据存储速率。
3 实验验证
为验证记载仪的功能，进行了数据收集实验。实验中选用信号发生器发生周期为100ns的正弦信号输入记载仪，记载仪对其进行实时收集存储，收集时刻为 5s，即发生的数据量为1GB。收集完结后，在上位机软件中发出上传指令读取FLASH中的数据，并经过USB接口上传到上位机构成二进制数据文件。然后截取其间的一段波形进行显现，如图7所示。
在图中能够看到，正弦信号的每个周期对应20个点，而采样周期为5ns，所以20个点为100ns，与设置的信号周期相一致，阐明记载仪完结了200MSPS的采样速率和200MB/s的数据存储速率。
4 定论
规划了一种高速信号收集记载仪，该记载仪可 完结8bit，200MSPS的采样率，并可对采样数据实时存储。其电路体系可由单板完结，具有体积小，便于带着和使用的长处。该记载仪适用于各种需求高速信号收集的场合，使用远景广泛。
