74ls373引脚图
8D锁存器74LS373
G为数据打入端：当G为“1”时， 锁存器输出状况(1Q～8Q)同输入状况(1D～8D)；当G由“1”变“0”时，数据打入锁存器中。
74LS373逻辑图
74LS真值表
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/ceping/71768.html
74ls373引脚图
本站为您提供的74ls373引脚图，74ls373引脚图
8D锁存器74LS373
