您的位置 首页 报告

用Vivado IPI和赛灵思IP完成更快速的规划输入

本文将介绍如何优化赛灵思内核以便在CPRI远程无线电头端设计中使用Vivado IPI。新型基于FPGA的设计使用IP核的数量和种类日趋繁多。Vivadoreg;设计套件中的IP集成器 (IPI)

本文将介绍怎么优化赛灵思内核以便在CPRI长途无线电头端规划中运用Vivado IPI。

新式根据FPGA的规划运用IP核的数量和品种日趋繁复。Vivado®规划套件中的IP集成器 (IPI) 东西和赛灵思通讯IP让规划人员能够愈加轻松快速地将IP模块衔接在一起。

为了更好地说明IPI办法的强壮之处,咱们以长途无线电头端 (RRH) 为例。RRH坐落天线邻近,构成蜂窝通讯网络的一部分。它们一般经过光纤衔接至上游的基带收发器站,并能够挑选性地衔接到下流的更多RRH,然后构成多跳拓扑结构(图1)。

通用公共无线电接口 (CPRI) 协议遍及用来衔接这些RRH。现在让咱们来构建包括一个上行链路CPRI端口和三个下行链路CPRI端口且这些端口衔接在一起的实例规划。咱们能够运用IPI构建出整个规划中的主体部分。然后咱们选用Kintex®-7器材,由于该器材具有低功耗、低成本和高性能等优异特性,因而十分适宜此实例规划。速度等级为-2的All Programmable 器材Kintex FPGA和Zynq®-7000 SoC中的GTX 收发器支撑运用9.8Gbps CPRI线路速率。

图2展现了咱们在IPI中即将创立的内容。咱们可树立模块规划,并从IP Catalog中实例化所需的IP。规范赛灵思IP Catalog中供给有CPRI内核。该内核经过优化,不仅可完成资源同享(或许状况下),并且还能简化在IPI中的运用。交换机归于自界说IP。

IP核资源同享

运用多个IP实例时客户遇到的应战之一是怎么高效同享资源。许多通讯IP核都支撑“同享逻辑”功用。关于CPRI内核,咱们可用内核中的可同享逻辑资源装备IP,或许省掉这些同享资源。假如同享资源包括在内核之中,它们会供给必要的输出以便让咱们将同享资源衔接到不含这些逻辑的内核。

有特殊要求的用户或许期望在内核中移除这些同享逻辑并完成自己的逻辑。在咱们的实例规划中,咱们将CPRI内核的运转速度装备为9.8Gbps。这该线路速率下,有必要运用LCtank振荡器来供给收发器时钟。Kintex-7器材中的收发器选用Quad布局,每个收发器Quad包括四个收发器通道和一个根据LC-tank的Quad锁相环 (QPLL)。一切内核都有必要同享QPLL以及由上行链路时钟信号生成的时钟。图3中给出了带有定制同享逻辑的上行链路内核上QPLL和时钟输出端口,该上行链路内核的同享逻辑衔接到将不含同享逻辑的下行链路CPRI内核的相应输入端口。

CPRI内核间的数据路由

咱们还进行了IQ交换机和以太网交换机的实例化,以便让数据在内核之间完成路由。

CPRI网络中的操控和办理数据经过以太网子通道发送。凭仗体系中的以太网交换机,能够长途发布固件晋级或指令,并将其发送至恣意节点。IP旨在运用尽量少的逻辑资源,由于这种状况没必要运用功用完全的以太网交换机。

IQ交换机能以确认的时延在CPRI内核之间路由任何IQ样本。多跳无线电体系的一个重要特性是能够精确丈量链路推迟,并且CPRI规范界说了一种能够帮忙该丈量的办法。

图1 – 多跳结构的方框图

用IPI衔接接口

IPI总线接口将界说好的一组逻辑端口映射到IP上的特定物理端口。假如咱们尽或许地运用接口,就能够从衔接许多信号转变为衔接少数接口。IP上的通用总线接口是契合ARM® AXI规范(例如AXI4-Lite和AXI4-Stream)的接口。这种笼统程度的进步使规划输入更简略、更快速,并且使您能够充分运用接口的规划规矩查看功用。Vivado IP Packager答应您在IPI中运用自己的IP,并在自己的规划中运用这些接口。

IPI便于将接口衔接在一起。只需点击接口,IPI就会指示其能够衔接至具体内容。将衔接线拖拽到所需的端点,就会树立起来衔接。运用该办法,只需点击几回就可衔接许多信号。

图2 – CPRI交换机硬件渠道

图3 – QPLL的同享逻辑衔接

图4显现的以太网交换机供给若干AXI4-Stream接口,两个GMII接口,以及一个AXI4-Lite接口。数据流接口能直接衔接到CPRI内核,这样无需在CPRI内核进步行内部缓冲。GMII接口能衔接到以太网PHY,可供工程师在现场调试网络问题。AXI4-Lite办理接口用来拜访地址表格映射及其它装备选项,例如地址表格老化距离。

咱们持续以这种办法增强体系,在IPI中衔接各个接口。您能够灵敏地运用任何最适宜的输入办法。除了运用GUI衔接接口外,还能够经过Tcl操控台直接发指令,或许从脚本取得指令。每次在GUI中做任何操作时,就会回来相应的指令。

整个规划完成后,运用“write_bd_tcl”指令将整个规划导出。该指令创立一个可引用的Tcl文件,用以从头创立整个模块规划,或方便地作为脚本构建流程中的一部分。规划中的一切IP都供给一个AXI4-Lite办理接口,以便让内核衔接到主机处理器。IPI中内置的智能功用能够完成主动化衔接。凭仗这种机制,IPI就能识别出IP上的AXI4-Lite接口将衔接到AXI总线互联,并主动装备适宜的地址规模,为咱们衔接到总线。然后,您可凭借IPI将该总线衔接到主机处理器。本事例中的主机处理器是MicroBlaze™,不过若运用Zynq SoC系列器材,就能方便地将主机处理器改为ARM CPU。

更多优势接二连三

Vivado IPI功用正在快速添加,今后还将带来更多优势。经过运用正确的IP,咱们能够将整个子体系快速集成在一起,并从中获益。

如需了解有关CPRI、以太网交换机或IQ交换机IP方面的更多信息,请发送邮件至:permind@xilinx.com,与赛灵思无线通讯部的Perminder Tumber 取得联系。

图4 – 带接口的以太网交换机符号

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/ceping/baogao/288486.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部