一、SPI总线阐明
串行外围设备接口SPI（serial peripheral interface）总线技能是Motorola公司推出的一种同步串行接口，Motorola公司出产的绝大多数MCU（微操控器）都配有SPI硬件接口，如68系列MCU。SPI 用于CPU与各种外围器材进行全双工、同步串行通讯。SPI能够一起宣布和接纳串行数据。它只需四条线就能够完结MCU与各种外围器材的通讯，这四条线是：串行时钟线（CSK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入数据线（MOSI）、低电平有用从机挑选线CS。这些外围器材能够是简略的TTL移位寄存器，杂乱的LCD显现驱动器，A/D、D/A转化子体系或其他的MCU。当SPI作业时，在移位寄存器中的数据逐位从输出引脚（MOSI）输出（高位在前），一起从输入引脚（MISO）接纳的数据逐位移到移位寄存器（高位在前）。发送一个字节后，从另一个外围器材接纳的字节数据进入移位寄存器中。主SPI的时钟信号（SCK）使传输同步。其典型体系框图如下图所示。
SPI首要特色有: 能够一起宣布和接纳串行数据;
能够当作主机或从机作业;
供给频率可编程时钟;
发送完毕中止标志;
写抵触维护;
总线竞赛维护等。
图2示出SPI总线作业的四种方法，其间运用的最为广泛的是SPI0和SPI3方法(实线表明):
SPI 模块为了和外设进行数据交换，依据外设作业要求，其输出串行同步时钟极性和相位能够进行装备，时钟极性（CPOL）对传输协议没有严峻的影响。假如 CPOL=0，串行同步时钟的闲暇状况为低电平；假如CPOL=1，串行同步时钟的闲暇状况为高电平。时钟相位（CPHA）能够装备用于挑选两种不同的传输协议之一进行数据传输。假如CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；假如CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通讯的外设音时钟相位和极性应该共同。SPI总线接口时序如图所示。
什么是CAN总线？
===========================
CAN 全称为Controller Area Network，即操控器局域网，由德国Bosch 公司最早提出，是国际上运用最广泛的现场总线之一。CAN 是一种多主方法的串行通讯总线，根本规划标准要求有高的位速率、高抗电磁搅扰性，并且要能够检测出总线的任何过错。当信号传输间隔达10Km 时CAN 仍可供给高达50Kbit/s 的数据传输速率。CAN 具有十分优胜的特色：
A、较低的本钱与极高的总线运用率；
B、 数据传输间隔可长达10Km，传输速率可高达1Mbit/s；
C、牢靠的过错处理和检错机制，发送的信息遭到损坏后可自动重发；
D、节点在过错严峻的情况下具有自动退出总线的功用；
E、报文不包含源地址或方针地址仅用标志符来指示功用信息和优先级信息；
因为人为、天然、其它外界环境的影响和人们对公交体系的安全牢靠性、实在、实时性的寻求，使得咱们对通讯方法，通讯设备有了更高的要求，依据CAN总线的网络则成为咱们最佳的挑选
——————————————————————————————————————————————————————————————————————————————-
CAN总线
现场总线是当今自动化范畴技能开展的热门之一，被誉为自动化范畴的计算机局域网。它的呈现为分布式操控体系完结各节点之间实时、牢靠的数据通讯供给了强有力的技能支撑。CAN(Controller Area Network)归于现场总线的范畴，它是一种有用支撑分布式操控或实时操控的串行通讯网络。较之现在许多RS-485依据R线构建的分布式操控体系而言， 依据CAN总线的分布式操控体系在以下方面具有显着的优胜性：
首要，CAN操控器作业于多主方法，网络中的各节点都可依据总线拜访优先权(取决于报文标识符)选用无损结构的逐位裁定的方法竞赛向总线发送数据，且CAN协议废除了站地址编码，而代之以对通讯数据进行编码，这可使不同的节点一起接纳到相同的数据，这些特色使得CAN总线构成的网络各节点之间的数据通讯实时性强，并且简略构成冗余结构，进步体系的牢靠性和体系的灵活性。而运用RS-485只能构成主从式结构体系，通讯方法也只能以主站轮询的方法进行，体系的实时性、牢靠性较差；
其次，CAN总线经过CAN操控器接口芯片82C250的两个输出端CANH和CANL与物理总线相连，而CANH端的状况只能是高电平或悬浮状况，CANL端只能是低电平或悬浮状况。这就确保不会呈现象在RS-485网络中，当体系有过错，呈现多节点一起向总线发送数据时，导致总线呈现短路，然后损坏某些节点的现象。并且CAN节点在过错严峻的情况下具有自动封闭输出功用，以使总线上其他节点的操作不受影响，然后确保不会呈现象在网络中，因单个节点呈现问题，使得总线处于“死锁”状况。
并且，CAN具有的完善的通讯协议可由CAN操控器芯片及其接口芯片来完结，然后大大下降体系开发难度，缩短了开发周期，这些是只只是有电气协议的RS-485所无法比拟的。别的，与其它现场总线比较而言，CAN总线是具有通讯速率高、简略完结、且性价比高级许多特色的一种已构成国际标准的现场总线。这些也是现在 CAN总线运用于许多范畴，具有微弱的市场竞赛力的重要原因。
CAN (Controller Area Network)即操控器局域网络，归于工业现场总线的范畴。与一般的通讯总线比较，CAN总线的数据通讯具有杰出的牢靠性、实时性和灵活性。因为其杰出的性能及共同的规划，CAN总线越来越遭到人们的注重。它在轿车范畴上的运用是最广泛的，世界上一些闻名的轿车制作厂商，如BENZ(奔跑)、BMW(宝马)、PORSCHE(保时捷)、ROLLS-ROYCE(劳斯莱斯)和JAGUAR(美洲豹)等都选用了CAN总线来完结轿车内部操控体系与各检测和执行机构间的数据通讯。一起，因为CAN总线自身的特色，其运用规模现在已不再局限于轿车行业，而向自动操控、航空航天、帆海、进程工业、机械工业、纺织机械、农用机械、机器人、数控机床、医疗器械及传感器等范畴开展。CAN现已构成国际标准，并已被公认为几种最有出路的现场总线之一。其典型的运用协议有： SAE j1939/ISO11783、canopen、CANaerospace、devicenet、NMEA 2000等。
什么是CAN总线？
CAN意为Controller Area Network的缩写，意为操控区域网络。是国际上盛行的现场总线中的一种。是一种特别适合于组成互连的设备网络体系或子体系。
2． CAN总线特色？
l CAN是到现在为止为数不多的有国际标准的现场总线
l CAN通讯间隔最大是10公里（设速率为5Kbps）,或最大通讯速率为1Mbps(设通讯间隔为40米)。
CAN总线上的节点数可达110个。通讯介质可在双绞线，同轴电缆，光纤中挑选。
CAN选用非损坏性的总线裁定技能，当多个节点一起发送数据时，优先级低的节点会自动退出发送，高优先级的节点可持续发送，节约总线裁定时刻。
CAN是多主方法作业，网上的任一节点均可在恣意时刻自动地向网络上其他节点发送信息。
CAN选用报文辨认符辨认网络上的节点，然后把节点分红不同的优先级，高优先级的节点享有传送报文的优先权。
报文是短帧结构，短的传送时刻使其受搅扰概率低，CAN有很好的效验机制，这些都确保了CAN通讯的牢靠性。
3． CAN总线运用范畴
CAN总线开端是德国BOSCH为轿车行业的监测，操控而规划的。现已运用到铁路、交通、国防、工程、工业机械、纺织、农用机械、数控、医疗器械机器人、楼宇、安防等方面。
I2C(Inter－Integrated Circuit)总线
I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于衔接微操控器及其外围设备。I2C总线发生于在80年代，开端为音频和视频设备开发，现在首要在服务器办理中运用，其间包含单个组件状况的通讯。例如办理员可对各个组件进行查询，以办理体系的装备或把握组件的功用状况，如电源和体系电扇。可随时监控内存、硬盘、网络、体系温度等多个参数，添加了体系的安全性，便利了办理。
1 I2C总线特色
I2C总线最首要的长处是其简略性和有用性。因为接口直接在组件之上，因而I2C总线占用的空间十分小，削减了电路板的空间和芯片管脚的数量，下降了互联本钱。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支撑40个组件。I2C总线的另一个长处是，它支撑多主控(multimastering)， 其间任何能够进行发送和接纳的设备都能够成为主总线。一个主控能够操控信号的传输和时钟频率。当然，在任何时刻点上只能有一个主控。
2 I2C总线作业原理
2.1 总线的构成及信号类型
I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接纳数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被操控电路均并联在这条总线上，但就像电话机相同只要拨通各自的号码才干作业，所以每个电路和模块都有仅有的地址，在信息的传输进程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接纳器），这取决于它所要完结的功用。CPU宣布的操控信号分为地址码和操控量两部分，地址码用来选址，即接通需求操控的电路，确认操控的品种；操控量决议该调整的类别（如对比度、亮度等）及需求调整的量。这样，各操控电路尽管挂在同一条总线上，却互相独立，互不相关。
I2C总线在传送数据进程中共有三品种型信号， 它们分别是：开端信号、完毕信号和应对信号。
开端信号：SCL为高电平时，SDA由高电平向低电平跳变，开端传送数据。
完毕信号：SCL为低电平时，SDA由低电平向高电平跳变，完毕传送数据。
应对信号：接纳数据的IC在接纳到8bit数据后，向发送数据的IC宣布特定的低电平脉冲，表明已收到数据。CPU向受控单元宣布一个信号后，等候受控单元宣布一个应对信号，CPU接纳到应对信号后，依据实际情况作出是否持续传递信号的判别。若未收到应对信号，由判别为受控单元呈现毛病。
现在有许多半导体%&&&&&%上都集成了I2C接口。带有I2C接口的单片机有：CYGNAL的 C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX系列等。许多外围器材如存储器、监控芯片等也供给I2C接口。
3 总线根本操作
I2C规程运用主/从双向通讯。器材发送数据到总线上，则界说为发送器，器材接纳数据则界说为接纳器。主器材和从器材都能够作业于接纳和发送状况。 总线有必要由主器材（一般为微操控器）操控，主器材发生串行时钟（SCL）操控总线的传输方向，并发生开端和中止条件。SDA线上的数据状况仅在SCL为低电平的期间才干改动，SCL为高电平的期间，SDA状况的改动被用来表明开端和中止条件。
3.1 操控字节
在开端条件之后，有必要是器材的操控字节，其间高四位为器材类型辨认符（不同的芯片类型有不同的界说，EEPROM一般应为1010），接着三位为片选，最终一位为读写位，当为1时为读操作，为0时为写操作。
3.2 写操作
写操作分为字节写和页面写两种操作，关于页面写依据芯片的一次装载的字节不同有所不同。
3.3 读操作
读操作有三种根本操作：当时地址读、随机读和次序读。图4给出的是次序读的时序图。应当留意的是：最终一个读操作的第9个时钟周期不是“不关心”。为了完毕读操作，主机有必要在第9个周期间宣布中止条件或许在第9个时钟周期内坚持SDA为高电平、然后宣布中止条件。
在I2C总线的运用中应留意的事项总结为以下几点 :
1） 严厉依照时序图的要求进行操作，
2） 若与口线上带内部上拉电阻的单片机接口衔接，能够不过加上拉电阻。
3） 程序中为合作相应的传输速率，在对口线操作的指令后可用NOP指令加必定的延时。
4） 为了削减意外的搅扰信号将EEPROM内的数据改写可用外部写维护引脚（假如有），或许在EEPROM内部没有用的空间写入标志字，每次上电时或复位时做一次检测，判别EEPROM是否被意外改写。
添加：I2C 总线
在现代电子体系中，有为数许多的IC 需求进行相互之间以及与外界的通讯。为了供给
硬件的功率和简化电路的规划，PHILIPS 开发了一种用于内部IC 操控的简略的双向两线串
行总线I2C(inter IC 总线)。I2C 总线支撑任何一种IC 制作工艺，并且PHILIPS 和其他厂商
供给了品种十分丰富的I2C 兼容芯片。作为一个专利的操控总线，I2C 现已成为世界性的工
业标准。
每个I2C 器材都有一个仅有的地址，并且能够是单接纳的器材（例如：LCD 驱动
器）或许能够接纳也能够发送的器材（例如：存储器）。发送器或接纳器能够在主形式
或从形式下操作，这取决于芯片是否有必要发动数据的传输仍是只是被寻址。I2C 是一个
多主总线，即它能够由多个衔接的器材操控。
前期的I2C 总线数据传输速率最高为100Kbits/s，选用7 位寻址。可是因为数据传
输速率和运用功用的敏捷添加，I2C 总线也增强为快速形式（400Kbits/s）和10 位寻址
以满意更高速度和更大寻址空间的需求。
I2C 总线一直和先进技能坚持同步，但仍然坚持其向下兼容性。并且最近还添加了
高速形式，其速度可达3.4Mbits/s。它使得I2C 总线能够支撑现有以及将来的高速串行
传输运用，例如EEPROM 和Flash 存储器。
I2S总线
I2S有3个首要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数 2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表明正在传输的是左声道的数据，为“0”则表明正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，便是用二进制补码表明的音频数据。I2S（Inter-%&&&&&% Sound Bus）是飞利浦公司为数字音频设备之间的音频数据传输而拟定的一种总线标准。在飞利浦公司的I2S标准中，既规则了硬件接口标准，也规则了数字音频数据的格局。I2S有3个首要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数 2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表明正在传输的是左声道的数据，为“0”则表明正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，便是用二进制补码表明的音频数据。
有时为了使体系间能够更好地同步，还需求别的传输一个信号MCLK，称为主时钟，也叫体系时钟（Sys Clock），是采样频率的256倍或384倍。一个典型的I2S信号见图3。（图3 I2S信号）图3
图（3）
I2S格局的信号不管有多少位有用数据，数据的最高位总是呈现在LRCK改变（也便是一帧开端）后的第2个SCLK脉冲处。这就使得接纳端与发送端的有用位数能够不同。假如接纳端能处理的有用位数少于发送端，能够抛弃数据帧中剩下的低位数据；假如接纳端能处理的有用位数多于发送端，能够自行补足剩下的位。这种同步机制使得数字音频设备的互连愈加便利，并且不会形成数据错位。
跟着技能的开展，在一致的 I2S接口下，呈现了多种不同的数据格局。依据SDATA数据相关于LRCK和SCLK的方位不同，分为左对齐（较少运用）、I2S格局（即飞利浦规则的格局）和右对齐（也叫日本格局、一般格局）。这些不同的格局见图4和图5。（图4 几种非I2S格局）图4（图5 几种I2S格局）图5
为了确保数字音频信号的正确传输，发送端和接纳端应该选用相同的数据格局和长度。当然，对I2S格局来说数据长度能够不同。
SSP 总线
SSP 总线兼容SPI，SSI 和Microwire 总线的接口。
