以太网以其成本低、高可靠性、装置简洁、保护简单和易扩展等长处成为十分盛行的局域网技能。从1973年面世至今，以太网不断改进，速率等级从10Mbps、100Mbps进步到1000Mbps，运用规模从局域网扩展到城域网。因为会聚的1000Mbps需求更高速率的以太网技能，所以10G以太网应运而生。10G以太网标准IEEE802.3ae的基础上，添加了广域网接口，不只承继了以太网技能，并且进步了MAC（Media Access Control,介质拜访操控层）子层速率到10Gbps，使得局域网用户更有效地运用多媒体以及其它数据运用。这种技能能够运用到多种类型的网络，并能运用共同的以太网技能树立规模更宽广的网络。10G以太网有以下首要特色：
（1）网络连通性、可靠性和可扩展性高；
（2）只支撑全双工形式，传送媒体只能是光纤；
（3）不运用载波侦听多路拜访和抵触检测协议；
（4）运用64B/66B和8B/10B两种编码办法；
（5）具有支撑局域网和广域网的接口，网络规模扩展到10km。
1 10G以太网协议层结构
10G以太网依据下面的技能：坐落OSI模型中数据链路层的MAC层，以及介于MAC层和物理层的XGMII（10G Media Independent Interface,10G介质无关接口）。物理层又包含PCS（Physical Coding Sublayer,物理编码子层）、PMA（Physical Media Attachment，牧师介质隶属子层）、PMD（Physical Media Dependent,物理介质相关子层）。
图1是10G以太网的协议结构。其间LLI（Logical Link Control,逻辑链路操控层）在网络层和介质拜访操控之间供给挑选。MAC层担任对网络的拜访、MAC寻址、帧类型辨认等与帧相关的操作。Reconciliation（适配层）是MAC层和物理层之间的通路。XGMII在MAC层和物理层之间供给了一个标准接口，使得MAC层能习惯不同的物理层。PCS（Physical Coding Sublayer,物理编码子层）首要担任对来自MAC层数据的编码和解码。PMA（Physical Media Attachment,物理介质隶属子层）担任把编码转换为习惯物理层传输的比特流，一起完结数据解码的同步。PMD（Physical Media Dependent，物理介质相关子层）担任信号的传送包含信号的扩大、调制和波的整形。不同的PMD设备支撑不同的物理介质。MDI（Media Dependent Interface,介质相关接口）界说了对应于不同的物理介质和PMD设备所选用的衔接器类型。10G以太网协议在XGMII接口下添加WIS子层（WAN Interface Sublayer,广域网接口儿层），能够让10G以太网帧能够在现在广域网中广泛运用的SONET/SDH体系中传输。
2 帧格局
10G以太网的MAC帧不用像千兆以太网那样拆分/封装帧结构，更合适高速交流。图2为10G以太网的MAC帧格局。为了在现有的广域网上传输10G以太网帧，MAC层还担任把10Gbps速率匹配成9.058464Gbps速率。
图2
3 UTOPIA接口完结
3．1 UTOPIA接口
UTOPIA（Universal Test & Operations PHY Interface for ATM）接口是ATM论坛界说的一个重要的设备内部接口，是物理层与上层逻辑鸿沟的详细物理完结。现在有四个等级的UTOPIA标准，本文选用的UTOPIA leve14协议，它支撑点对点的高速互联。其数据宽度可所以32比特、16比特或许8比特，根本的接口作业速率可达415MHz。除了数据信号，还有时钟信号和操控信号。操控信号操控数据或操控字是否在数据总线上传输。流控、寻址和其他操控功用均经过数据总线带内传输，削减了接口信号线的数量。因为对称性，UTOPIA level4协议十分合适链路层端对端通讯。当数据包在物理层和链路层传输时，发送方向（Tx）指从链路层到物理层，反之为接纳方向（Rx）。图3是UTOPIA接口示意图，明显它是物理层和链路层之间的数据传输通道，并可在芯片内部完结。
3．2 UTOPIA接口完结
UTOPIA接口的信号选用图2所示的MAC帧格局，帧长度从64字节到1518字节。图4是10G以太网的UTOPIA接口功用模块图，分为数据接纳端口和发送端口。发送端口从链路层发送下行数据到物理层，接纳端口从物理层发送数据到链路层。端口的地址部迟疑不决宽度为8比特。接纳端口有32比特的rx_data信号、rx_ctrl操控信号和rx_clk时钟信号，发送端口有32比特的tx_data信号、tx_ctrl时钟信号。
接纳方向的模块首要完结以太帧的接纳，并依据MAC操控帧进行流量操控。来自XGMII接口的数据首要送入“帧类型查看”模块，此模块分辩帧的类型，判别接纳的数据是帧头仍是帧尾，并把要送入FIFO的域值送入“接纳数据挑选”模块。为了在FIFO中完结数据首单元的对齐，选用了“数据调整器”。假如挑选存储转发作业形式，调整规整的数据将进入“数据缓存器”模块。此模块缓存收到的数据帧的意图地址、源地址、长度/类型以及标签操控信息，并直接删去过错帧。假如选用穿通作业形式，数据则直接进入FIFO接口模块。“接纳状态机”操控并行履行三个模块：“CRC校验”模块、“帧长查看”模块和“地址过滤”模块。“CRC校验”模块判别是否剥离或许保存CRC；“帧长查看”模块核算并比较收到帧的长度是否与长度域的值共同，假如不共同就供给报错信息；“地址过滤”模块过滤出单播和组播地址。图4中未标识出的“接纳核算”模块核算接纳方向体系收到的帧个数、正确帧个数、超长帧个数据等核算信息。“UTOPIA接纳”模块读出接纳FIFO里的数据并在每个时钟的上升沿输出8个字节到UTOPIA接口。“接纳操控”模块操控对发送FIFO的读写，附上其溢出和读空。
在发送方向，来自UTOPIA接口的数据进入“UTOPIA发送”模块，并写入“发送FIFO”里。“发送操控”模块操控对发送FIFO的读写，避免其溢出和读空。“发送状态机”模块从发送FIFO里读出数据，并操控“帧长核算”模块、“CRC编码器”模块、“PAD添加”模块、“前导发生”模块与“IFS核算”模块并行对数据进行操作。“帧长核算”模块核算来自发送FIFO里的数据的帧长，载断过长包；“CRC编码器”模块对数据进行CRC核算并在帧的CRC域添加CRC值；“PAD添加”模块添补过短包使之到达以太帧的长度；“前导发生”模块生成帧的前导域值；“IFS核算”模块则核算帧距离。图4中未标识出的“发送核算”模块核算在发送方向体系发送帧的个数、发送帧的长度、类型等核算信息。从“发送状态机”出来的数据以XGMII的数据格局（8个字节的数据和8个比特的操控）发送到XGMII接口。
经过“微处理器”模块和“微处理器接口”模块能够对芯片内部的寄存器值进行装备或许读取寄存器值。
4 降低功耗的考虑
%&&&&&%的功耗预算公式为：P=kfV2，其间P、f和V分别为芯片功耗、作业频率和作业电压。依据此公式可知作业频率的进步会导致芯片功耗的添加。为了削减芯片功耗，能够从下降芯片作业频率下手。可是较低的作业频率会使得芯片面积增大，而芯片面积的增大相同也会导致芯片功耗的添加。在两种完结计划：一是选用了并采规划办法下降芯片作业频率，这样进步了规划的复杂性并因而添加了芯片门个数然后增大了芯片面积。二是不选用并行规划办法，这样不添加芯片的门个数，可是芯片面积比较大，然后芯片功耗也比较大。别的，因为芯片面积还受制于其他要素如制作工艺等，而现在国内的制作工艺还完结了太大的芯片面积。归纳考虑功耗和作业频率及芯片面积之间的联系，权衡利弊，本文选用计划一来到达它们之间最好的平衡。
图4
本规划选用64位比特并行处理使得内部作业频率下降为10Gbps的1/64。图4中所需的FIFO选用FPGA片内集成RAM构成，替代外置FIFO以进步芯片的集成度，削减了芯片间高速通讯。
10G以太网是以太网技能发展的一个新台阶，它使得网络完结低成本、简单化、可办理、高带度和易操作等方针成为可能。本文介绍了10G以太网的技能特色、协议层结构及帧格局，并概述了UTOPIA接口，详细描述了选用UTOPIA leve14完结10G以太网的物理层和数据链路层衔接的功用模块图。为下降芯片功耗，本规划选用并行规划计划。实践成果证明此计划是可行的。现在还可选用SPI-4（System Packet Interface Level 4）协议完结10G以太网的物理层和链路层之间的互连，这将是作者的下一步研究作业。
