根据紧缩参阅帧的单FPGA芯片视频紧缩体系

1. 项目名称、项目的主要内容及现在的发展状况

项目名称：根据紧缩参阅帧的单FPGA芯片视频紧缩体系项目的主要内容：本项目规划一种不需求外部存储就能在单片FPGA上进行视频紧缩IP核。视频紧缩算法选用MPEG-4结构，但引进紧缩参阅帧技能，使得在Virtex-4LX25器材上紧缩QVGA分辨率（320×240）视频不需求外接存储芯片。

现在的发展状况：体系的全体规划与体系框图现已完结，体系硬件渠道调试经过，MPEG-4部分模块规划现已完结。

2，项目关键技能及立异点的论说

项目关键技能：合适FPGA资源特色的高效功能运动估量模块；根据硬件资源复用的参阅帧紧缩。

立异点：经过复用改变、量化、编码、反改变、反量化硬件模块，并合理组织时序，以很少的硬件资源完结紧缩参阅帧。

3，技能老练性和可靠性论说

根据Virtex-4LX25的MPEG-4的intra帧编码器现已运转成功，耗费资源很少；资源耗费极多的动估量模块的仿真显现，方针器材资源足够；时序组织规划标明，资源复用彻底可行。这些都说明晰整个体系结构的可行性。

项目施行计划

1.计划基本功能框图及描绘

图1.中的FVCS为紧缩参阅帧视频编码器(CRF)的硬件运转渠道，该渠道上有一颗Virtex4-LX25芯片，而且带有三组通用IO口和一个CAN总线接口。一组通用IO口和Video Lens Module衔接以获取原始数字视频信号。其它两个IO口能够衔接测验接口（Testing Interface），从而衔接模仿视频源、监视器和PC机。可见，整个体系构成一个灵敏且易于调试、测验的归纳FPGA之视频IP开发环境。

图2-1～图2-4则为FPGA中的CRF的模块框图；而且反映了紧缩过程中，数据流在内部模块的活动状况。其间蓝色箭头为原始图画数据流，褐色箭头为第一次重构数据流，紫色箭头为第2次，也便是紧缩后的参阅帧康复数据流。