跟着计算机使用的快速遍及，视频图画的紧缩存储在信息记载和安防监控等范畴起着重要作用。可是，现在市场上的大都图画紧缩体系很难支撑多种分辨率或许高分辨率图画的实时紧缩，如ADV212[1]难以满意UXGA(1 600×1 200)或更高分辨率1080p等的使用场合。此外，市场上也存在一些依据DSP的解决方案，它们多选用FPGA+DSP架构对图画进行紧缩。此类体系的最大缺陷在于DSP的数据接口不行灵敏，加上DSP的并行度不高，因而大大约束了其在高分辨率图画紧缩方面的使用。所以，研讨一套支撑多种分辨率以及高分辨率的视频图画紧缩和存储体系具有重要的现实意义。
依据上述需求，开发了一套依据双FPGA+ARM架构的独立式多分辨率VGA/GVI紧缩和存储体系。该体系支撑DVI/VGA接口输入，并支撑SVGA、XGA、SXGA、UXGA、1080p等恣意分辨率的图画紧缩和存储，一起能做到音视频同步。别的，该体系选用了双FPGA+ARM架构，进步了体系的灵敏性及渠道可晋级性，拓宽了其使用场合。
本文首要介绍独立式多分辨率VGA/DVI图画紧缩存储体系的中心架构，并给出体系的功用。
1 体系架构与完结
该体系的全体架构如图1所示。体系选用了双FPGA+ARM的架构，首要包含四部分：图画前端接口电路、预处理模块、图画紧缩模块和办理模块。它一起支撑VGA和DVI图画源输入，图画源的缓存或部分运算的中心成果经过Flash和外部存储器完结。这儿首要介绍该体系中触及到前端预处理模块和图画紧缩中心模块。
图1中左边一片FPGA首要完结前端预处理，如分辨率检测、颜色转化和图画剖析等功用；右面一片FPGA首要用来完结图画实时紧缩；ARM对体系进行办理，如紧缩后码流办理、网络办理和音频录制等。
1.1 前端预处理模块
前端接口电路选用AD9888作为前端的视频模数转化器，TI公司推出的TFP403作为DVI接纳芯片。前端预处理模块选用Xilinx公司的Virtex4[2]系列的FPGA(XC4VLX40) ，它首要完结的功用是分辨率的检测和颜色空间转化等，如图2所示。
1.1.1 分辨率检测
关于规范的VGA接口，不同分辨率下其HSYNC与VSYNC时序不同，体系规划时用一个独自的模块来检测输入端的分辨率。该模块能够经过检测两个相邻VSYNC上升沿间的HSYNC数目来辨认VGA信号的分辨率，然后将检测到的分辨率参数送给后端的图画紧缩模块，让体系依据对应参数来装备图画收集和图画紧缩。
1.1.2 颜色转化
规范的VGA接口输出为RGB信号，在进行紧缩之前，先对图画进行颜色空间转化，将RGB信号转化为YUV信号。颜色空间转化公式为：
体系完结时选用4:2:2采样形式，FPGA选用定点化处理后，将得到的Y 和UV重量送给后端的编码模块进行编码。
1.2 图画紧缩部分
在体系规划时，考虑到不同分辨率的图画紧缩和后续功用扩展，需求选用硬件资源丰富的FPGA，后端模块选用Xilinx公司的Virtex4系列的FPGA(XC4VLX100)。图画紧缩的中心架构如图3所示，它首要触及图画缓存、图画紧缩和码流缓存三部分。
1.2.1 图画缓存模块
为了进步体系的处理速度和数据吞吐功率，图画收集模块中选用图4所示的“乒乓操作”缓存图画，即把一帧图画的Y和UV重量缓存到片外的SDRAM1中，一起，体系会从SDRAM2读取另一帧现已缓存的图画到后端的图画紧缩模块。这样图画缓存和紧缩能够并行处理，进步体系的紧缩功率。
体系规划时选用Micron公司16 MB的SDRAM[3]，它包含了4个bank。其间，bank0与bank1用来缓存Y重量，bank2与bank3用来缓存UV重量，为了进步读写SDRAM的功率，选用burst读写数据方法，能够削减裁定操作。
1.2.2 图画并行紧缩模块
在体系算法规划时，图画改换选用了依据离散小波改换的空间推举算法（SCLA[4]），相对常见的离散小波改换（DWT），SCLA算法的行与列改换一起进行，乘法次数最少，且重建图画的PSNR值更高。编码算法选用改善的无链表零树编码算法(SLC)，它交融了多层次零树编码算法(SPIHT[5])和无链表零树编码(LZC[6])的思维，在功用上迫临SPIHT，但更易于硬件完结。
体系在完结架构上选用了图3所示的双通道并行紧缩架构，即Y和UV重量的小波改换和编码并行进行，极大地进步了体系的并行度和紧缩功率。统筹数据读取功率和内存考虑，本体系规划时选用了片外SDRAM和片内SRAM结合的方法来缓存小波系数，所以小波改换和编码模块首要由FPGA和2块片外SDRAM协同完结。SCLA算法选用9/7小波的五层分化，其间SDRAM3用来缓存Y通道分化过程中发生的部分小波系数，SDRAM4用来缓存UV通道分化过程中发生的部分小波系数，向SDRAM中读写数据时依然选用burst方法。SLC算法以一棵小波树为根本单元，且紧缩比可自在操控，完结一帧图画一切小波树的编码。
1.2.3 码流缓存模块
图3中Y通道和UV通道编码后的码流，需求合理的码流办理机制。在此，为了进步体系的吞吐功率，紧缩后的码流缓存也选用2片SDRAM进行“乒乓操作”，即向SDRAM5写一帧码流时，从SDRAM6中读取前一帧紧缩后的码流；同理，向SDRAM6写一帧码流时，一起从SDRAM5中读取前一帧缓存的码流，原理与图4相似。
2 试验成果与功用
该体系的电路板选用10层板制造工艺，电路板巨细30.8 cm×16.7 cm。测验成果表明，当体系作业频率为100 MHz时，能够对分辨率1 280×1 024的图画进行实时紧缩(约25帧/s) ，对分辨率1 600×1 200的图画紧缩速率为17帧/s，一起也支撑其他更高分辨率的紧缩。
本体系对分辨率为1 600×1 200的计算机屏幕的PPT文档界面操作过程进行了测验，试验成果表明其紧缩比约为25倍，重建PSNR值约为38 dB，近年来, 视频图画的紧缩和存储在信息处理和安防监控等范畴起着重要作用。鉴于市场上大大都图画紧缩体系很难支撑多种分辨率和高分辨率的实时紧缩，本文规划了一款双FPGA+ARM架构的独立式多分辨率VGA/DVI图画紧缩存储体系。该体系能接纳VGA/DVI接口输入，支撑SVGA、XGA、SXGA、UXGA、1080p等恣意分辨率的接连紧缩和存储，并能完结音视频同步。在正常作业频率100 MHz时，能够对SXGA(1 280×1 024)的图画进行实时紧缩(25帧/s)，对UXGA(1 600×1 200)的图画紧缩为17帧/s，且图画重建后的PSNR值要优于JPEG规范，紧缩功用与JPEG2000规范近似。别的，该体系规划时选用双FPGA+ARM架构，进步了体系的灵敏性和渠道可晋级性，具有宽广的使用远景。
