功耗过高现已成为半导体制程尺度进一步微缩的首要妨碍，并且严重威胁到全部电子范畴的全部发展──从推进举动设备愈加微型化到开发超级电脑均包含在内。
虽然根本原因在于永恒不变的物理和化学原理，但工程师们现已开宣布一系列的立异技能，以用于减轻现在所面对的问题，并可望对复兴未来的芯片工业有所助益。
以下评论五种可用于下降未来IC功耗的技能。这些技能现在现已在开发中，可望一起处理未来十年内将会面对的功耗问题。
拥抱协同规划
电子规划主动化(EDA东西可让规划团队从一开端就进行协同规划，然后完成最佳化低功耗规划。事实上，业界最低功耗的处理器和体系级芯片开发人员不只透过最佳化架构和资料来完成优势，也选用协同规划封装、电源、射频电路和软体来下降功耗，而不至于下降功用或添加本钱。
“完成低功耗有必要选用掩盖技能、规划办法、芯片架构和软体的全面性办法。”德州仪器(TI)公司规划技能与EDA部分总监DavidGreenhill表明。
TI现已运用了许多先进技能为每个子体系进行最佳化，然后为低功耗元件进步了新规范，例如打造自有的制程技能来平衡关断形式的漏电流与主动电流功用，或运用电压与频率扩展技能来界说各种省电作业形式。
“第一步是从功用和功耗的观点来承认产品的方针。一旦这些方针确认后，就可以开端选用专用的制程技能，以供给所需的功用，而不至于超出设备的功耗预算。”TI公司28nm渠道司理RandyHollingsworth指出。
EDA东西一直是完成这些更低功耗方针的要害，但有时需求盘绕规划回路进行一些反覆，由于选用传统EDA东西进行功耗估量只在挨近规划周期结束时才比较准确。关于未来的IC来说，有必要在规划周期初期便进行准确的功耗预算。
一些专用东西的供货商现已拾起了接力棒。例如美国加州Atrenta公司推出一款名为SpyglassPower的东西，它可选用规范的暂存器传输级(RTL)描绘来履行功耗估量、功耗下降与验证。这些RTL描绘在较早的规划周期就能从每种首要EDA东西取得。
“当今，工程师期望能在较早的规划周期打开功耗估量。”Atrenta公司资深工程总监PeterSuaris表明，“你不能再比及规划接近结束时才去估量功耗。你有必要在RTL级就针对功耗进行协同规划，并为规划进行改动，以便能从一开端就完成节能作用。”
Atrenta公司宣称，其专用的节能东西能以20%以内的精密度估量终究功耗预算，而功耗下降东西还可使终究规划功耗削减达50%。
下降作业电压
微缩芯片尺度一般可以下降作业电压，然后完成节能。例如，三星公司(Samsung)最新的20nm‘绿色记忆体’芯片透过将作业电压从1.5V下降至1.35V，以节约67%的功耗。
处理器和逻辑电路的作业电压乃至低于记忆体元年，但作业电压下降至1V以下时就不可防止地有必要进一步改进半导体制程。IBM、英特尔(Intel)、三星、TI、台积电(TSMC)和其他每家半导体制作商均继续改进制程，以便能在更低电压下作业，不过，曩昔几个制程代代以来的发展速度已开端减缓。
其要害在于电晶体导通的阈值电压在运用不同晶圆时是不一致的，由于在更大尺度时制程的改变可以疏忽。而由于在特定电压下关断状况的漏电流在不同阈值时有很大的改变，因而抱负芯片实际上要运用依据其特性定制的供电电压。
英特尔公司宣称已具有更好的处理方案──这是该公司花费近十年时刻进行完善的一种方案。英特尔选用了所谓三闸(tri-gate)的3DFinFET 电晶体架构，这种架构以三维办法在电晶体通道周围盘绕三个金属闸极，使电晶体处于这些闸极的电场之下。这种技能可以抵销阻挠作业电压低于1V的制程改变。
“咱们现已成功地展现咱们的三闸电晶体结构，可将作业电压削减到0.7V规模，并且还能做得更低。”英特尔公司资深工程师MarkBohr指出，“这些都是具有更峻峭次阈值斜率的彻底耗尽型电晶体，可以更小的漏电流更快堵截，一起以更低阈值导通电压。”
资金雄厚的半导体制作商们专心于模仿英特尔公司的3D架构，但一些新创企业则致力于研制新式平面制程，针对缺少时刻和资金来完善3D架构的半导体制作商重启电压调整进程。例如SuVolta公司现已创造出一种用于规范CMOS产品线的超低电压平面制程。
SuVolta并未运用3D闸极耗尽型电晶体，改而选用一种未掺杂通道(带掺杂的阈值和维护带)以防止掺杂中的改变。深度耗尽型通道制程可在规范的平面CMOS产品线上完成。
“透过运用平面深度耗尽型通道制程，咱们已成功展现供电电压可下降到0.6V，未来还可以降得更低。”SuVolta公司技能长ScottThompson泄漏。
SuVolta还取得了第一个授权协议──富士通半导体，该公司将在本年稍晚进行量产。有关该重要授权买卖的进一步声明可望在2012年稍晚发布。
智能调理功用
一般来说，供电电压和时脉速度越低，功耗就越低。但是功用也受到影响。因而，最新的微控制器和SoC开端寻求运用智能电源办理单元，主动调整作业电压与时脉速度来调配作业负载。
“电源办理的基本思路是独自登时调整芯片不同部份的供电电压和时脉速度，以便在任何特定时刻点都能匹配其作业负载，一起封闭未运用的电路。”行将接任SiliconLaboratories公司CEO的TysonTuttle表明。
电源办理单元一般以状况机模组的办法建置，可以挑选性地下降非要害功用的电压和时脉速度。但随着半导体节点变得更先进，芯片中填入更多的电晶体，一种所谓“暗场硅晶”(darksilicon)的概念──大部份的芯片在需求运用曾经均处于断电状况──这或许会是未来半导体的前驱规划理念。
“在未来更先进的制程节点，如22nm，SoC将整合进更多能一起导通的电晶体。”Rambus公司CTOElyTsern表明，“暗硅的概念就是在芯片上制作许多特别用处的功用，但在任何时刻都只发动所需的功用，让其它功用则坚持漆黑的断电状况，什么事也不做。”
英特尔在芯片电源办理方面处于领先地位，可以随不时具体地监督中心的温度，答应透过进步时脉(turbo形式)以进步功用或下降速度来节约功耗。
但并不是全部的电源办理功用都能十分经济地移植到芯片上。事实上，最智能化的电源办理方案是在芯片上和外部电源办理单元之间区分使命。“针对外部电源办理存在经常性的需求，由于从功率密度来说，可以加进芯片上的内容是有限的。”Enpirion公司CTO兼一起创办人AshrafLotfi表明。
Enpirion公司专门出产独立式电源办理单元，这些电源办理单元能从处理器接纳指令，例如当处理器进入睡觉形式时下降处理器的电压，当处理器被唤醒时再敏捷康复电压。
选用3D/光学互连
透过缩短互连线的长度并下降其电线，就能援助更小的驱动器电晶体，然后下降IC的功耗。缩短互连线长度的传统办法是添加金属层，因而现在有些芯片的金属层多达10层。
但是，互连层规划最新立异效果是三维硅穿孔(TSV)，答应将记忆体芯片堆叠在处理器之上。这种技能将互连长度削减到芯片间的间隔，因而不需求大功耗的驱动电晶体和长的印刷电路板互连线。但是，TSV的经济性比较差，现在大多数芯片制作商的TSV时程都处于拖延状况。
“虽然硅穿孔(TSV)的确可透过缩短走线长度来下降功耗，但这是一种本钱十分高的处理方案。”TI公司的Greenhill表明，“为了更具经济性，TSV需求可以补偿其它缺乏(如介面功用)，才能让它的本钱较为合理。”
赛灵思公司(Xilinxnc.)是一家十分了解如何为TSV本钱/功用取得平衡的公司，该公司正供给第一款运用TSV的商用芯片。相较于在PCB板上焊接独立元件的办法，赛灵思公司选用这种具本钱效益的方案不只能下降芯片功耗，一起也进步了功用。此外，它还可为赛灵思公司的客户下降BOM本钱，赛灵思公司资深总监EphremWu表明。
赛灵思公司透过运用硅中介层(interposer)回避了在PCB板上焊接各个FPGA的问题。这种硅中介层可在单一封装内互连4个高密度的FPGA。
这种技能不只能进步功用，还能使功耗下降到19W，相形之下，传统的PCB处理方案功耗还高达112W。别的一种前端技能是运用光学收发器。例如，IBM公司的Power7超级电脑运用从传统光学元件发生的板载光子互连。未来的芯片很或许运用Kotura公司和其它公司供给的专用光学处理方案，将光子功用转移到可以附加处理器与记忆体芯片的微型光学芯片上。
“咱们的低功耗硅锗元件整合了透镜、滤波器、调变器以及你需求的全部其它光学元件于单颗芯片上。”Kotura公司行销副总裁ArlonMartin指出。
Kotura公司的硅光子制程使其得以将大约香烟盒巨细约1万美元的传统光学收发器单元整合进最新款iPhone巨细的500美元封装中，运用的功耗更低4至20倍。Kotura公司还展现该公司的SiGe收发器可透过堆叠式CMOS芯片间的气隙传送光学信号，终究在堆叠芯片之间构成一个高速、低功耗的光学资料通道，适用于替代PCB走线。
试用新资料
选用更高迁移率的资料也能下降功耗。例如在规范CMOS产品线中现已加进了磁性资料，而像碳纳米管和石墨烯等‘奇特’的资料也开端浮出台面。
为了以铁电RAM(FRAM)制作嵌入式微控制器，TI在CMOS产品线中添加了磁性资料。从RamtronInternational公司取得授权的FRAM比起快闪记忆体更便利，由于它们既具有非挥发性，还援助随机存取。
“与快闪记忆体相较，咱们非挥发性的FRAM在读写能耗方面更高效。”TI无线事业部CTOBaherHaroun指出。
Enpirion公司也在其CMOS产品线中导入磁性资料，并方案于2012年开端为其电源办理芯片制作整合型电感与变压器。现在，电感和变压器还无法更经济地整合在有必要于高频作业的芯片上，但Enpirion公司专有的磁性资料现已着眼于处理这方面的问题。
“咱们现已整合了不同的金属合金，使咱们的磁性资料可在很高的频率下履行作业，一起还能坚持高能效。”Enpirion公司的Lotfi泄漏。
与此一起，SemiconductorResearch公司最近赞助了IBM和美国哥伦比亚大学一起进行的一项研讨方案──将电感整合于处理器上。该公司宣称能透过芯片稳压功用在奈秒级时刻内调理供电电压，完成作业负载匹配，因而使能耗降幅高达20%。
在不远的将来，CMOS产品线还或许添加的其它近期资料包含砷化铟镓(InGaAs)。英特尔公司方案运用InGaAs增强未来三闸电晶体上的通道，据称此举可望使作业电压下降至0.5V。
但是，长时间来看，碳纳米管和平面版的石墨烯很或许成为未来超低功耗元件的首选资料。
在乔治亚理工学院(GeorgiaTech)的实验室中，现已证明石墨烯的互连功用超越铜。IBM公司也现已展现运用碳纳米管或石墨烯资料，可制作出低功耗、超高速的电晶体。TI最近则展现石墨烯可望在晶圆级制作出来。
英特尔公司针对以碳资料完成更高电迁移率方面进行研讨，但其定论则是这些资料的商用时机未到。
“运用纳米碳或石墨烯的碳互连结构具有十分吸引人的特性。”英特尔公司的Bohr指出，“不过，虽然大体积资料具有更低电阻，衔接途径的电阻却不低。不过这是一种十分具有远景的资料，因而我期望在往后几年可以见到更多的业界相关研讨。”
