异步FIFO在DSP图画收集体系中的使用

导言

根据DSP的图画收集与处理体系与传统的PC端的体系比较，具有功耗低、携带方便、处理速度快的特色，被广泛运用在图画收集与处理范畴。DSP(Digital Signal Process or)芯片也称数字信号处理器，是TI公司推出的专用于数字信号处理体系中进行算法处理的微处理器器材。DSP选用哈佛结构总线规划，程序存储器和数据存储器分隔，取值和数据拜访能够一起进行。DSP还运用流水线操作，使得多条指令堆叠进行操作，能够有用地进步指令履行功率。此外，DSP还具有独立的硬件乘法器，在处理滤波、卷积等运算时具有很快的速度，因而，DSP特别适合在图画收集与处理体系中作为中心器材。视频收集端的视频解码芯片运用TVP5150，将收集到的模仿图画信号转换成数字图画信号。

1 体系规划全体架构

本体系是根据DSP的数字图画处理体系，整体结构规划如图1所示。首要CCD摄像机拍照视频图画，输出规范PAL制式视频信号，输入到视频解码芯片TVP5150中，TVP5150将模仿图画信号转换为数字图画信号送入FIFO中，本体系选用AL422B。DSP通过EMIF接口从FIFO中读取图画数据并存入存储器，图画数据通过DSP中算法处理后，通过仿真器传输到PC机上进行显现。其间，CPLD担任FIFO的读写指针复位和读写使能操控等作业。

(First In First Out)是一种先进先出的数据缓存器。FIFO与其他存储器的区别是没有读写地址线，操作能够变得很简单，而且，它只能将数据次序写入，而且次序读出。此外，FIFO还具有以下一些特色：

①对接连的数据进行缓存，防止数据的丢掉。

②能够对数据进行会集存储，使CPU总线防止频频的操作。

③答应体系进行高速的DMA操作，即能够不通过CPU的干涉，直接进行数据存储，节省了运用CPU的时刻，使体系的功率大大进步。

FIFO分为同步FIFO和异步FIFO。同步FIFO是指读写时钟有必要是同一个时钟，而异步FIFO能够承受一种时钟写入数据，另一种时钟读出数据，也便是读写时钟能够不一致，能够彼此独立。

由于本体系中TVP5150送数据到DSP时，TVP5150的写时钟和DSP的读时钟是不一样的。TVP5150的输出时钟是27 MHz，数据位为8位宽度，那么每秒的数据量便是216 Mbps，而DSP的输出时钟很难匹配27 MHz的时钟频率，设置为33 MHz，8位数据宽度，那么最大传输速率为264 Mbps。明显，两者的数据传输量在单位时刻内是不一样的，假如这时不通过任何缓存就进行数据间的彼此传输，体系无法同步操作，而且会进入一种亚安稳状况，然后整个体系功用异常。为了防止亚安稳状况以完成体系数据的高速安稳的传输，本体系运用了异步FIFO作为解决方案，且选用AL422B作为异步FIFO存储器，容量为3MB(393 216字节×8位)，能够存储PAL制式一帧图形的信息。它的一些技术指标如下：

①支撑VGA、CCIR、NTSC、PAL和HDTV制式的视频信号;

②独立的读写操作，能够承受不同的I/O速率;

③读或写周期为20 ns;

④拜访时刻为15 ns;

⑤输出使能操控;

⑥具有DRAM自改写功用;

⑦3.3 V或5.0 V供电。

AL422B的读写进程分为4个过程：写复位，写使能，读复位，读使能。首要复位写指针，当写使能为低电平时，在WCK的上升沿将数据写入到写数据寄存器;当
为高电平时，写操作被制止。然后复位读指针，当都变为低时，在RCK的上升沿将数据写入读数据寄存器;反之，读操作被制止。

2 体系硬件规划

2.1 TVP5150与AL422B的接口完成

在本体系中，TVP5150的数据输出端要与AL422B的数据写入端相连，AL422B的数据读出端要与DSP的数据输入端相连。首要介绍TVP5150与AL422B之间的硬件衔接，TVP5150的数据总线能够与AL422B的写入端的数据总线直接进行衔接。

TVP5150的输出时钟需求进行二分频并移相半个时钟周期，然后与AL422B的写时钟WCK衔接，由于咱们只需求获取灰度图画，这样做能够将五颜六色部分的图画滤除而且能够削减数据量。

TVP5150端的VSYNC、VBLK、AVID、FID凭借CPLD进行逻辑组合后与AL422B的写指针复位WRST和写使能WE衔接。详细逻辑组合将在软件规划部分介绍。

TVP5150与AL422B接口如图2所示。

2.2 TMS320VC5509A与AL422B的接口完成

TMS320VC5509A(以下简称5509A)要接纳来自AL422B中的数据，需求将AL422B的读数据总线与5509A的EMIF数据总线接口直接衔接。5509A的输出时钟CLKOUT给AL422B供给读时钟。AL422B的输出使能和读使能需求凭借CPLD将5509A端的外部存储器片选信号、EMIF接口输出使能和EMIF接口读使能进行逻辑组合后进行衔接。组合逻辑部分在软件规划部分介绍。TMS320VC5509A与AL422B接口如图3所示。

3 体系软件规划

软件部分分为两部分，分别是DSP内的程序规划和CPLD中的组合逻辑。

3. 1 DSP主程序

程序流程图如图4所示。

3.1.1 主函数初始化

主函数需求对时钟频率、中止函数、EMIF外部存储器接口、I2C总线、TVP5150视频装备、AL422B的写指针复位进行初始化。

其间，AL422B的初始化选用TMS320VC5509A的GPIO口GPIO0、GPIO1、GPIO2发送逻辑电平到CPLD，然后由CPLD发送指令操控AL422B的读写指针复位与读写使能。

在DSP中，首要界说GPIO口的方向操控寄存器IODIR和引脚电平寄存器IODATA，并将IODIR寄存器的低3位设为1，也便是将GPIO0、GPIO1、GPIO2的方向设为输出。接着对IODA TA寄存器进行赋值，并将寄存器的值通过GPIO口送到CPLD，CPLD端进行逻辑组合，对AL422B的复位写指针复位。

3.1.2 初始化TVP5150

TVP5150是视频解码芯片，要求其模仿输入是PAL制信号，转换为8位的YUV4：2：2格局的数字输出信号。DSP需求通过GPIO口对TVP5150进行复位，办法相似于AL422B的写指针复位操控。DSP还需求通过I2C总线操控TVP5150的寄存器，TVP5150寄存器的装备如下：

①杂项操控寄存器：地址0x03，设置为0x0f。

②输出和数据比率挑选寄存器：地址0x0d，设置为0x40。

③装备复用引脚寄存器：地址0x0f，设置为0x0a。

④有用像素开端高位寄存器：地址0x11，设置为0x4d。

⑤有用像素开端低位寄存器：地址0x12，设置为0x02。

⑥有用像素完毕低位寄存器：地址0x13，设置为0xe4。

⑦有用像素完毕低位寄存器：地址0x14，设置为0x02。

通过寄存器装备，使得场消隐信号VBLK、像素有用信号AVID、场同步信号VSYNC、奇偶场标志位信号FID、输出时钟SCLK输出有用，数据总线激活，并将收集到的图画裁剪成150×300的图画。

在初始化程序后，履行while死循环，等候中止的到来。

3.1.3 中止函数

由于只需求处理150×300的图画，所以在FIFO里只需存储150×300个像素点，存满后宣布中止信号，DSP转去履行中止服务程序。中止函数首要通过GPIO口奉告CPLD使AL422 B的读指针复位(办法相似AL422B的写指针复位，这儿不再赘述)，而且使AL422B的输出使能有用、读使能有用(详细完成在3.2阐明)。然后DSP便读取FIFO中的数据，由于FIFO外扩在DSP的这个空间，地址为0x600000，所以DSP将中的数据写入内存中，存入内存中的数据供后续处理。

这儿，咱们运用的处理算法为图画的边际检测法，处理完成后在CCS中进行显现，并调查算法处理成果。

最终，进行写指针复位，预备下一次的图画收集。需求留意的是，由于图画在传输进程中奇偶场是分隔传输的，FIFO中只存储奇场的一部分图画，而完好的图画是由奇场和偶场一起组成的，所以取得的图画显现的是一帧图画紧缩一半的成果，图画是失真的。可是，咱们只调查算法的处理成果，因而没有进行图画的完好显现。

3.2 CPLD程序

CPLD接纳的输入信号有来自TMS320VC5509A的GPIO口的信号，来自TVP5150的场消隐信号VBLK、像素有用信号AVID、场同步信号VSYNC和奇偶场标志位信号FID。CPLD的输出信号有供给给FIFO的写使能信号，写复位指针信号和读复位指针信号，以及供给给TMS320VC5509A的中止信号。