经过在MEMS信号处理电路中规划一个异步结构的FIFO，能够有用地下降体系对MEMS的频频拜访。规划一个具有多种作业形式的FIFO，能够满意一些特别的姿势检测需求，更好地满意体系智能化操作需求。完成了一个详细可行的计划，能够实践使用到各种MEMS电路模块中。
MEMS传感器是选用微电子和微机械加工技能制造出来的新式传感器。现在，加速度计已遍及用于智能终端（如智能手机）中，未来几年，陀螺仪也将遍及使用到智能终端中。一起，组合传感器，如3轴加速度计+3轴磁力计，3轴加速度计+3轴陀螺仪，乃至9轴组合传感器未来都会得到广泛使用，相应地也会带来数据处理量的添加。现在的加速度计、陀螺仪和磁力计等MEMS电路的数据输出速率一般在几赫兹到几百赫兹之间。主体系处理单元一般经过串行通讯接口I2C或许SPI拜访MEMS电路来获取数据，除了需求实时呼应的一些数据以外，主体系单元有时可能不期望频频地用串行接口去检测MEMS电路状况，看内部数据是否现已准备好，然后读取有用数据，由于这样会下降整个体系的作业效率。关于类似于智能手机的智能终端而言，跟着功用越来越强壮，体系处理的使命也越来越多，怎么平衡将是一个问题。
针对上述状况，本文规划了一个48 bit数据宽度、64级存储深度的异步FIFO（First In First Out），能够有用处理主体系单元频频拜访MEMS电路的问题。这个FIFO具有旁路形式、接连形式、先入先出形式和中止形式4种作业形式，在中止形式下，经过设置不同的条件，能够在不需求主体系单元干与的状况下主动抓取一些特别状况的数据。这样能够节约许多体系资源。
1 FIFO体系规划
传统异步FIFO[1-2]选用触发器同步异步输入信号来下降呈现亚稳态的几率，然后地址经过格雷码编码方法来消除地址多位改变导致的空满状况误判，需求用到真实的双端口RAM。选用触发器同步尽管能够下降亚稳态的几率，但也带来了时序分析和归纳后仿真的难点。格雷码带来了规划的复杂性，能够经过时序逻辑的规划方法，在布局布线时刺进时钟树来防止空满状况的不定。一起真实的双端口RAM不是每个集成电路工艺线都支撑的，选用伪双端口RAM更实践，也能使规划适用规模更广泛。
整个体系完成还要包含I2C和SPI接口模块、信号处理模块以及中止检测模块，本文只是描绘FIFO模块。FIFO模块的完成框图如图1所示。写时钟是MEMS数据采样时钟，读时钟是串口I2C或许SPI读数据时钟。为了消除读写一起进行发生的抵触，添加了一个写使能信号，其与写时钟一起由内部逻辑发生，写时钟比读时钟优先级高。这样可能会引进一个问题，那就是读写刚好一起进行的时分，读的数据依然是上一个数据，但能够设置为先入先出形式，数据满了之后不再更新，这样就不会有这个问题。形式设置和水印阈值设置经过串口I2C或许SPI写入。同步双端口RAM选用SMIC 0.18 m工艺Memory Compiler归纳出来的64&TImes;48 bit的IP模块，这是一个伪双端口RAM，读写时钟是共用的。48 bit数据宽度能够一起存储3个轴的MEMS检测数据，每个轴16 bit数据宽度，根本能够满意现在的MEMS精度要求。
2 功用模块规划
2.1 读地址发生逻辑
读地址发生逻辑，依据作业形式和FIFO的状况，生成读地址指针。假设读时钟有用，而且FIFO不为空，则读地址加1，假设FIFO为空，则读地址坚持不变。在接连作业形式下，由于数据不断翻滚更新，当数据满的状况下，假设写入有用，读地址加1，确保读地址指针指向最早写入的数据地址。
2.2 写地址发生逻辑
假设写入有用，写地址指针主动加1。经过操控RAM时钟，在先入先出形式下，假设FIFO满，中止写入新的数据到RAM中，因而写地址指针不再更新，除非从头使能整个FIFO模块。
2.3 状况生成逻辑
FIFO的状况能够直接用写地址指针减去读地址指针来取得，但也需求考虑到当FIFO满的时分，读地址指针和写地址指针是指向同一个地址的，这时分减出来数据就为0了。因而需求添加中心寄存器，在未满的时分输出减法器的数值，在满的时分输出全1数值。满和空状况信号、水印符号信号和FIFO中止信号都由时序逻辑生成，满信号逻辑电路图如图2所示，用RAM时钟的反相信号来触发。水印符号能够经过设置水印的阈值来取得，阈值规模能够是0~63。当FIFO的状况值超越设置的阈值，就发生水印符号中止；当FIFO的状况小于设置的阈值，水印符号中止就铲除，这能够让主体系依据使用场合灵敏挑选。FIFO中止信号有两种状况，在先入先出形式下，满了之后发生FIFO中止信号，RAM数据中止更新；在中止形式下，在中止信号发生之前，不发生FIFO中止信号，中止信号发生之后，依据满状况信号发生FIFO中止信号。
3 作业形式
3.1 旁路形式
在旁路形式下，复位信号有用，FIFO不作业，主体系单元直接读出ADC输出的数据。
3.2 接连形式
在接连形式下，数据在FIFO里边不断更新，相应地，读地址指针和写地址指针也不断翻滚更新，读地址指针指向最早输入的RAM地址。在接连形式下，假设数据满了之后，写时钟有用，读地址指针和写地址指针需求一起加1，由于最早的数据现已被覆盖了。一起在写时钟无效的时分，读时钟有用，读地址指针也要加1。
3.3 先入先出形式
在先入先出形式下，数据填充溢了就主动中止，发生满中止信号。在没有读时钟的状况下，终究读地址指针和写地址指针将会一起指向地址0。相应地，在未充溢的状况下，假设读时钟有用，终究读地址指针和写地址指针会一起指向中心某一个地址。
3.4 中止形式
在中止形式下，数据先是以接连形式作业，假设中止信号有用，进入先入先出形式，数据填充溢了就主动中止。作业时序图如图3所示，数据在未填充溢的状况下，发生中止信号，数据填充溢了就发生中止信号，满中止信号置1，数据开端读出之后，满中止信号清0，当数据彻底读完后，空中止信号置1。假设FIFO需求重复上面的作业流程，需求清中止，从头启动FIFO，在数据开端从头写入FIFO时，空中止信号清0。
与传统的异步FIFO不同，本文完成了一个愈加简略、而且实践可行的FIFO结构，操作灵敏牢靠。经过在MEMS信号处理电路中参加异步FIFO规划，能够更好地满意体系对低功耗和操作灵敏性的需求。经过DC归纳并流片验证，该FIFO电路现已使用到多个MEMS电路产品中，得到很好的作用。特别关于未来MEMS组合传感器、数据量的添加以及特别姿势的处理，引进更多灵敏性的FIFO将会带来更多的优越性。
