近来，有两家公司一起发布了在芯片封装方面的革新性打破：一个是意法半导体宣告将硅通孔技能(TSV)引进MEMS芯片量产，介意法半导体的多片MEMS产品(如智能传感器、多轴惯性模块)内，硅通孔技能以笔直短线办法替代传统的芯片互连线办法(无需打线绑定)，在尺度更小的产品内完成更高的集成度和功能。另一个则是赛灵思宣告经过堆叠硅片互联 (SSI) 技能，将四个不同 FPGA 芯片在无源硅中介层上并排互联，结合TSV技能与微凸块工艺，构建了相当于容量达2000万门ASIC的可编程逻辑器材。尽管同样是根据TSV技能，前一种笔直堆叠业界称为3D封装;后一种互联堆叠称为2.5D封装。这两种不同TSV封装技能的成功量产商用，将会带来一种新的游戏规划——在摩尔定律越来越难走、新的半导体工艺迈向2xnm越来越贵重的今日，封装上的革新已是一种最好的逾越对手的办法。
这儿要解说一下为什么一个是3D封装，一个叫2.5D封装。“现在业界已达成一个观念，3D是指笔直的堆叠，把多颗自动IC用微凸快(micropum)和硅通孔技能连在一起，微凸快是一种新式技能，中心有十分多的应战。比方两个硅片之间有应力，举例来说，两个芯片自身的胀大系数有或许不一样，中心衔接的微凸快遭到的压力就很大，一个胀大快，一个胀大慢，会发生很大的应力。第二，硅通孔也会有应力存在，会影响周围晶体管的功能。第三是热办理的应战，假如两个都是自动的IC，散热就成为很大的问题。所以关于真实的3D封装，职业需求处理上面三个重要应战。” 赛灵思公司全球高档副总裁，亚太区履行总裁汤立人解说，“现在能完成3D封装的仅仅Memory芯片。意法半导体的MEMS能完成3D封装，由于它面对的发热等问题小一些，但关于移动终端来说，器材尺度会大大减小，这也是一个趋势。从现在把握的状况看，要完成不同的杂乱逻辑IC之间的真实3D封装，至少还需求2-3年的时刻。”
他接着解说 2.5D的办法：“咱们联合TSMC和Amkor等产业链同伴，选用的2.5D办法，多颗自动IC并排放到被迫的介质上。由于硅中介层是被迫硅片，中心没有晶体管，不存在TSV应力以及散热问题。经过多片FPGA的集成，容量能够做到很大，避开新工艺大容量芯片的良率爬坡期，并由于避免了多片FPGA的I / O互连而大幅下降功耗，比方此次咱们推出的集成四片FPGA的Virtex-7 2000T功耗小于20W，容量相当于ASIC的2000万门。假如是4个单片FPGA分隔选用，加起来的功耗远远大于这个数，或许会是几倍的数值。”
