本期持续给我们共享高频高速PCB规划之有用大全(2)：规划技巧、留意事项、经历共享等等知识点概括
26、当一块 PCB 板中有多个数/模功用块时，惯例做法是要将数/模地分隔，原因安在?
将数/模地分隔的原因是由于数字电路在凹凸电位切换时会在电源和地产生噪声，噪声的巨细跟信号的速度及电流巨细有关。假如地平面上不切割且由数字区域电路所产生的噪声较大而模仿区域的电路又十分挨近，则即便数模信号不穿插，模仿的信号仍然会被地噪声搅扰。也便是说数模地不切割的办法只能在模仿电路区域距产生大噪声的数字电路区域较远时运用。
27、另一种作法是在确保数/模分隔布局，且数/模信号走线彼此不穿插的状况下，整个 PCB板地不做切割，数/模地都连到这个地平面上。道理安在?
数模信号走线不能穿插的要求是由于速度稍快的数字信号其回来电流途径(return current path)会尽量沿着走线的下方邻近的地流回数字信号的源头，若数模信号走线穿插，则回来电流所产生的噪声便会出现在模仿电路区域内。
28、在高速 PCB 规划原理图规划时，怎么考虑阻抗匹配问题?
在规划高速 PCB 电路时，阻抗匹配是规划的要素之一。而阻抗值跟走线办法有肯定的联系，例如是走在表面层(microstrip)或内层(stripline/double stripline)，与参阅层(电源层或地层)的间隔，走线宽度，PCB原料等均会影响走线的特性阻抗值。也便是说要在布线后才干确认阻抗值。一般仿真软件会因线路模型或所运用的数学算法的**而无法考虑到一些阻抗不接连的布线状况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来平缓走线阻抗不接连的效应。真实底子处理问题的办法仍是布线时尽量留意防止阻抗不接连的产生。
29、哪里能供给比较准确的 IBIS 模型库?
IBIS 模型的准确性直接影响到仿真的成果。根本上 IBIS 可看成是实践芯片 I/O buffer 等效电路的电气特性数据，一般可由 SPICE 模型转化而得 (亦可选用丈量， 但**较多)，而 SPICE 的数据与芯片制作有肯定的联系，所以相同一个器材不同芯片厂商供给，其 SPICE 的数据是不同的，从而转化后的 IBIS 模型内之数据也会随之而异。也便是说，假如用了 A 厂商的器材，只要他们有才能供给他们器材准确模型数据，由于没有其它人会比他们更清楚他们的器材是由何种工艺做出来的。假如厂商所供给的 IBIS 不准确，只能不断要求该厂商改进才是底子处理之道。
30、在高速 PCB 规划时，规划者应该从那些方面去考虑EMC、EMI 的规矩呢?
一般 EMI/EMC 规划时需求一同考虑辐射(radiated)与传导(conducted)两个方面. 前者归归于频率较高的部分(>30MHz)后者则是较低频的部分(30MHz). 所以不能只留意高频而疏忽低频的部分.一个好的EMI/EMC 规划有必要一开始布局时就要考虑到器材的方位, PCB 叠层的组织, 重要联机的走法, 器材的挑选等, 假如这些没有事前有较佳的组织, 过后处理则会得不偿失, 添加本钱. 例如时钟产生器的方位尽量不要接近对外的衔接器, 高速信号尽量走内层并留意特性阻抗匹配与参阅层的接连以削减反射, 器材所推的信号之斜率(slew rate)尽量小以减低高频成分, 挑选去耦合(decoupling/bypass)电容时留意其频率响应是否契合需求以下降电源层噪声. 别的, 留意高频信号电流之回流途径使其回路面积尽量小(也便是回路阻抗loop impedance 尽量小)以削减辐射. 还能够用切割地层的办法以操控高频噪声的规模. 最终, 恰当的挑选PCB 与外壳的接地址(chassis ground)。
31、怎么挑选EDA东西?
现在的 pcb 规划软件中，热剖析都不是强项，所以并不主张选用，其它的功用 1.3.4 能够挑选PADS或Cadence功用价格比都不错。 PLD 的规划的初学者能够选用 PLD 芯片厂家供给的集成环境，在做到百万门以上的规划时能够选用单点东西。
32、请引荐一种适合于高速信号处理和传输的 EDA 软件。
惯例的电路规划，INNOVEDA 的 PADS 就十分不错，且有配合用的仿真软件，而这类规划往往占有了 70%的运用场合。在做高速电路规划，模仿和数字混合电路，选用 Cadence 的处理方案应该归于功用价格比较好的软件，当然Mentor的功用仍是十分不错的，特别是它的规划流程办理方面应该是最为优异的。(大唐电信技术专家 王升)
33、对 PCB 板各层意义的解说
Topoverlay —-顶层器材称号， 也叫 top silkscreen 或许 top component legend, 比方 R1 C5,
IC10.bottomoverlay—-同理 multilayer—–假如你规划一个 4 层板，你放置一个 free pad or via, 界说它作为multilay 那么它的 pad 就会主动出现在 4 个层 上，假如你只界说它是 top layer, 那么它的 pad 就会只出现在顶层上。
34、2G 以上高频 PCB 规划，走线,排版,应要点留意哪些方面?
2G 以上高频 PCB 归于射频电路规划，不在高速数字电路规划评论规模内。而 射频电路的布局(layout)和布线(routing)应该和原理图一同考虑的，由于布局布线都会形成散布效应。并且，射频电路规划一些无源器材是经过参数化界说，特别形状铜箔完成，因而要求 EDA 东西能够供给参数化器材，能够修正特别形状铜箔。Mentor 公司的 boardstation 中有专门的 RF 规划模块，能够满意这些要求。并且，一般射频规划要求有专门射频电路剖析东西，业界最著名的是 agilent 的 eesoft，和 Mentor 的东西有很好的接口。
35、2G 以上高频 PCB 规划，微带的规划应遵从哪些规矩?
射频微带线规划，需求用三维场剖析东西提取传输线参数。一切的规矩应该在这个场提取东西中规矩。
36、关于全数字信号的 PCB，板上有一个 80MHz 的钟源。除了选用丝网(接地)外，为了确保有满意的驱动才能，还应该选用什么样的电路进行维护?
确保时钟的驱动才能，不应该经过维护完成，一般选用时钟驱动芯片。一般忧虑时钟驱动才能，是由于多个时钟负载形成。选用时钟驱动芯片，将一个时钟信号变成几个，选用点到点的衔接。挑选驱动芯片，除了确保与负载根本匹配，信号沿满意要求(一般时钟为沿有用信号)，在核算体系时序时，要算上时钟在驱动芯片内时延。
37、假如用独自的时钟信号板，一般选用什么样的接口，来确保时钟信号的传输遭到的影响小?
时钟信号越短，传输线效应越小。选用独自的时钟信号板，会添加信号布线长度。并且单板的接地供电也是问题。假如要长间隔传输，主张选用差分信号。LVDS 信号能够满意驱动才能要求，不过您的时钟不是太快，没有必要。
38、27M,SDRAM 时钟线(80M-90M)，这些时钟线二三次谐波刚好在 VHF 波段，从接纳端高频窜入后搅扰很大。除了缩短线长以外，还有那些好办法?
假如是三次谐波大，二次谐波小，或许由于信号占空比为 50%，由于这种状况下，信号没有偶次谐波。这时需求修正一下信号占空比。此外，关于假如是单向的时钟信号，一般选用源端串联匹配。这样能够按捺二次反射，但不会影响时钟沿速率。源端匹配值，能够选用下图公式得到。
39、什么是走线的拓扑架构?
Topology,有的也叫 routing order.关于多端口衔接的网络的布线次第。
40、怎样调整走线的拓扑架构来进步信号的完好性?
这种网络信号方向比较复杂，由于对单向，双向信号，不同电平品种信号，拓朴影响都不相同，很难说哪种拓朴对信号质量有利。并且作前仿真时，选用何种拓朴对工程师要求很高，要求对电路原理，信号类型，乃至布线难度等都要了解。
41、怎样经过组织叠层来削减 EMI 问题?
首要，EMI 要从体系考虑，单凭 PCB 无法处理问题。层迭对 EMI 来讲，我以为主要是供给信号最短回流途径，减小耦合面积，按捺差模搅扰。别的地层与电源层紧耦合，恰当比电源层外延，对按捺共模搅扰有优点。
42、为何要铺铜?
一般铺铜有几个方面原因。1，EMC.关于大面积的地或电源铺铜，会起到屏蔽效果，有些特别地，如 PGND 起到防护效果。2，PCB 工艺要求。一般为了确保电镀效果，或许层压不变形，关于布线较少的PCB 板层铺铜。3，信号完好性要求，给高频数字信号一个完好的回流途径，并削减直流网络的布线。当然还有散热，特别器材装置要求铺铜等等原因。
43、在一个体系中，包含了 dsp 和 pld，请问布线时要留意哪些问题呢?
看你的信号速率和布线长度的比值。假如信号在传输在线的时延和信号改变沿时刻可比的话，就要考虑信号完好性问题。别的关于多个DSP，时 钟，数据 信号走线拓普也会影响信号质量和时序，需求重视。
44、除 protel 东西布线外，还有其他好的东西吗?
至于东西，除了 PROTEL，还有许多布线东西，如 MENTOR 的 WG2000,EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar,cr5000 等，各有所长。
45、什么是“信号回流途径”?
信号回流途径,即 return current。高速数字信号在传输时，信号的流向是从驱动器沿 PCB 传输线到负载，再由负载沿着地或电源经过最短途径回来驱动器端。这个在地或电源上的回来信号就称信号回流途径。Dr.Johson 在他的书中解说，高频信号传输，实践上是对传输线与直流层之间包夹的介质电容充电的进程。SI 剖析的便是这个围场的电磁特性，以及他们之间的耦合。
46、怎么对接插件进行 SI 剖析?
在 IBIS3.2 标准中，有关于接插件模型的描绘。一般运用 EBD 模型。假如是特别板，如背板，需求SPICE 模型。也能够运用多板仿真软件(HYPERLYNX 或 IS_multiboard)，树立多板体系时，输入接插件的散布参数，一般从接插件手册中得到。当然这种办法会不行准确，但只要在可接受规模内即可。
47、请问端接的办法有哪些?
端接(terminal),也称匹配。一般依照匹配方位分有源端匹配和终端匹配。其间源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，办法比较多，有电阻上拉，电阻下拉，戴维南匹配，AC 匹配，肖特基二极管匹配。
48、选用端接(匹配)的办法是由什么要素决议的?
匹配选用办法一般由 BUFFER 特性，拓普状况，电平品种和判定办法来决议，也要考虑信号占空比，体系功耗等。
49、选用端接(匹配)的办法有什么规矩?
数字电路最要害的是时序问题，加匹配的意图是改进信号质量，在判定时刻得到能够确认的信号。关于电平有用信号，在确保树立、坚持时刻的前提下，信号质量安稳;对延有用信号，在确保信号延单调性前提下，信号改变延速度满意要求。Mentor ICX 产品教材中有关于匹配的一些材料。别的《High Speed Digital design a hand book of blackmagic》有一章专门对 terminal 的叙述，从电磁波原理上叙述匹配对信号完好性的效果，可供参阅。
50、能否使用器材的 IBIS 模型对器材的逻辑功用进行仿真?假如不能，那么怎么进行电路的板级和体系级仿真?
IBIS 模型是行为级模型，不能用于功用仿真。功用仿真，需求用 SPICE 模型，或许其他结构级模型。
