您的位置 首页 FPGA

【E问E答】模仿锁相环电路确定检测问题解答

模拟锁相环电路锁定检测问题解答1.PLL锁定有那些检测方法,它们特点是什么?一种是最为简单的数字检测,它利用输入参考的分频信号与VCO反馈的分频信号,在PFD里鉴相的结果,通过连续结果时钟

  模仿锁相环电路确定检测问题解答

  1.PLL确定有那些检测办法,它们特色是什么?

  一种是最为简略的数字检测,它使用输入参阅的分频信号与VCO反应的分频信号,在PFD里鉴相的成果,经过接连成果时钟周期检测到鉴相的脉宽小于某值,作为确定的有用判定规矩。这种检测方法,判定方法简略,判别的成果只要确定和非确定两种状况。

  另一种方法是模仿确定检测,也称为N沟道漏级开路检测,它的完成原则是经过关于PFD输出的超前和滞后脉冲做XOR操作,直接将得出的成果输出。因为XOR的成果有是一串凹凸的脉冲,所以需求外部电路作滤波处理才干得到一个电平值,并且因为是漏级开路逻辑,所以需求在输出上接上拉电阻。这种检测方法规划起来比较费事,需求细心的核算滤波电容,以及上拉和串接%&&&&&%,可是这种检测方法有许多共同的特色,是数字检测所替代不了的。

  2.已然数字检测比较简略,为什么还用模仿检测?

  数字检测在一些十分惯例使用中,使用比较好。可是当遇到,参阅丢掉,驱动精准的VCXO,高鉴相频率等状况时,往往失去了它的简略优势,使得检测变得十分的不可靠。

  因为数字检测是选用输入的参阅时钟,关于鉴相成果进行处理,得出判定成果的,一旦参阅丢掉,将无法判定鉴相的成果,然后呈现参阅丢掉任然不报失锁的状况。

  当驱动的比较精准的VCXO时,因为VCXO的分频后的频率值与参阅分频后频率值十分的挨近,所以鉴相成果差错太小,有些锁相环判定的精度没有那么高,形成即便不确定,依然报失锁的状况。

  当鉴相的频率很高时,鉴相的窄脉冲,无法被检测时钟正确检测,形成虚报确定。而模仿检测战胜上述问题。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/fangan/fpga/253952.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部