根本规划流程概念
规范现货微处理器根本上仅仅一块功用性硅片，需求规划人员进行指令编码，例如在初始设置中装备外设、运转首要功用、与外界衔接等。微处理器要在规划人员给予“身份”之后才干开端作业，它既可被编程和现场重编程，也可以进行屡次从头界说。
另一方面，FPGA也是一块功用性硅片，它或许包含一些特别的功用性模块(如存储器)，但相同有必要在界说“身份”后才干作业。尽管FPGA在I/O的挑选运用上灵活性稍大，并且可并行操作，但它和微处理器相同，都需求规划人员赋予它们“生命”。
尽管嵌入式规划人员很少一同从事FPGA规划，FPGA规划人员一般也不会踏进嵌入式范畴，但他们的规划流程其实极为类似。如图1所示，两者在规划器材时都是从零开端，选用某种言语编写、编译或构建代码，然后对器材进行编程和调试。他们都可以规划出超卓又共同的完结计划，或许简略如操控一盏灯，也或许杂乱似一件艺术品。这些描述简化了编写的内容，一同也意味着规划流程倾向于并行化，并且更具兼容性。
集成嵌入式处理器的FPGA
曩昔十多年间呈现了两类集成处理器的FPGA：带有处理器软核的FPGA和带有处理器硬核的FPGA。它们各有其优缺陷，但其间有些FPGA得以幸存，有的却惨遭筛选。问题在于嵌入式与 FPGA 规划人员的规划流程和相反特性究竟在多大程度上阻止了这些器材的快速选用。
带处理器软核的FPGA
带处理器软核的FPGA首要是由FPGA供货商供给的产品或处理计划。它为FPGA规划人员供给了测验嵌入式规划的时机，不过因为FPGA规划人员在AVR、8051、PIC或ARM等规范处理器上往往具有自己的个人偏好、阅历和代码库，因而往往无法超越真实的嵌入式规划人员。多年来，爱特公司一向致力于为航天产品供给处理器软核(如8051和Leon)，最近更推出了集成了ARM7、8051和ARM?誖CortexTM-M1处理器的快闪FPGA。
处理器软核的优势一般包含：(1)可以依据需求添加外设；(2)在某些无需运用一切功用的状况下，可以简化指令集以减小占用空间；(3)在需求时可以把规划移植到更大的FPGA中。
可是这种计划中仅仅是处理器自身就要运用相当大的硅面积，因而本钱高于独立式处理器。外设数量的添加或许导致时序问题，而这超出了嵌入式规划人员的阅历规模。此外，SRAM FPGA没有闪存来存储代码和数据，所以有必要装备额定的闪存器材，而这也会影响到I/O要求、电路板地图和规划杂乱性。
从规划视点来看，进行嵌入式规划的FPGA规划人员首要有必要处理FPGA中处理器的硬件地图问题，然后再进行FPGA内部嵌入式运用的调试。假如只需一个规划人员进行产品开发作业，则开发流程根本上是串行化的。假如在规划中存在缺陷或问题，便需求深化剖析许多层面才干找出原因地点(是代码问题、RTL问题，仍是硬件时序问题)。一切这些都影响着产品的上市时刻和可靠性，终究关系到该项技能的全面选用。
带嵌入式处理器硬核的FPGA
带处理器硬核的FPGA有多种形式，均为行业规范产品，这一点非常有利于加快产品的推广运用。例如，Triscend公司具有8051/ARM FPGA，爱特梅尔(Atmel)则推出了依据AVR的FPSLICTM器材。因为Triscend在FPGA和现有FPGA规划流程方面短少深沉布景，所以依据器材需求开发出了一个对自己有利的东西流程。这个东西流程可以愈加直观地整合各种组件，但短少一般FPGA用户期望的FPGA详细规划功用。爱特梅尔具有FPGA技能布景，其规划流依据FPGA/嵌入式并行流程，并可经过装备对话来界说两者间的接口。
这些FPGA都具有一个长处，即选用业界规范处理器。其他长处还包含：因为选用业界规范处理器，可以运用业界抢先的编译器(如KeilTM和IAR Systems?誖)，然后再次进入干流嵌入式范畴。处理器硬核的规划流程已被证明对两边都很有利，不过FPGA和微处理器之间接口的调试或许是一大应战。
一向以来，较高的硅本钱都是带有处理器硬核的FPGA的缺陷。硬核处理器的本钱曾非常挨近独立式处理器的本钱，而其时FPGA依然非常贵重，因而压服那些运用1美元或2美元器材的嵌入式规划人员在本钱只需15美元的设备中运用FPGA，还要添加一个额定的外设，对出售人员或工程师来说都不是一个好主意。关于FPGA规划人员而言，这些器材中的FPGA真实太小，无法激起很大爱好。FPSL%&&&&&%曾是一个不错的点子，工程师都期望找到这方面的项目，不过一旦进入定价和物流阶段，许多时机都无法满意运用的实践需求。
嵌入式处理器的下一步
因为CMOS工艺的局限性，也因为前期带硬核处理器的FPGA属SRAM FPGA，因而并没有集成很多的模仿功用。而运用依据快闪技能的FPGA则有或许添加广泛的模仿电路。此外，只需再添加一个用于代码存储的集成式快闪模块，这类器材看起来就像一个集成了模仿和FPGA的单芯片嵌入式处理器。假如从器材规划流程视点考虑，这就相当于添加了一个新的规划组件。此刻，不只要进行FPGA和嵌入式规划，还需处理模仿规划。所以，这种器材的规划流程需求进行三类规划：FPGA规划、嵌入式规划和模仿规划。这些使命可以由3个、2个乃至1个规划人员来完结，使一切规划人员都有必要可以并行进行自己的规划部分，以防止规划周期延伸与FPGA中软核处理器的协作问题。
此外，因为FPGA和嵌入式规划人员都是老练的用户团队，规划流程有必要对两边都具有吸引力，并且没有峻峭的学习曲线，而FPGA和嵌入式规划人员都有必要可以坚信自己的专业技能，因而每一方都有必要依靠所做的规划挑选，可以依据需求拜访模仿数据，图2所示为Actel SmartFusionTM混合信号FPGA，是现在仅有一款集成了FPGA、ARM Cortex-M3处理器硬核和可编程模仿的FPGA。该器材的架构具有明晰的功用性鸿沟和明晰界说的接口，有助于简化这类器材的规划鸿沟。
下面从三类规划作业区分的视点来进行剖析：
(1)嵌入式规划人员可以像运用惯例微操控器相同，运用带有一套固定硬外设(蓝色部分)的规范ARM Cortex-M3处理器硬核。这称为微操控器子体系(MSS)。这儿并无时序不确定性。与模仿或FPGA的任何衔接都经过先进外设总线(APB)或先进高功能总线(AHB)接口完结。尽管FPGA的内容或许有很大改动，但因为存储器映射具有简略、主动扩展的特性，它的各个组件可被视为处理器的外设扩展部分。
(2)FPGA规划人员可以挑选运用FPGA中彻底独立于处理器的部分。因为FPGA带有功用完全的阵列、SRAM 和 FIFO模块，以及包含 LVDS 的I/O，所以规划人员不受折衷FPGA架构的约束。可是现在FPGA规划人员也可以经过添加先进微操控器总线架构(AMBA)外设来支撑嵌入式规划，或运用AMBA接口开发新的功用，以创立规划专用的新的定制外设。
(3)因为模仿规划没有规范的现成规划流程，因而“模仿规划”这个术语对不同人的意义或许也不相同。许多模仿组件是专用规范器材(ASSP)，需求定制与处理器的接口。在SmartFusion中，模仿组件与处理器和FPGA集成在一同；在模仿规划中，预界说接口可以完结更高等级的提取。因为它们易于运用并具有直观的图形格局，终究可取得适合于一切规划人员的全新一代的模仿装备对话。
下一代嵌入式处理器规划
假定现在的规划至少有两名规划人员一同作业，规划中需求两个并行规划流程，并选用一种便于两名规划人员彼此交流交流的办法。图3为根本的模块结构。
关于嵌入式规划人员，第一步是检查MSS装备器并挑选外设，然后组织装备设置以及改动I/O特点。最重要的是，可以依据用户的挑选主动生成存储器映射和所选装备需求的悉数固件。从这一点动身，嵌入式规划人员便可挑选作业在GNU、Keil或IAR等东西的规范处理器规划流程内。实践上，不管运用上述任何哪一种业界规范软件IDE中，都可以供给MSS装备器。
装备外设的驱动器库、体系初始化和发动代码都是主动发生的，这就为规划人员节省了很多的时刻，不用花费太多精力用于这部分规划，然后将更多时刻用于运用开发。
MSS装备器GUI看起来就像器材架构模块示意图。因为这类东西对嵌入式和FPGA两方规划人员来说都比较新颖，它的图形直观性界面有助于一切规划人员顺畅地学习，一同满意每个人的要求。
FPGA规划人员可以自行装备微操控器子体系，也可以引进一个由嵌入式规划人员创立的微操控器子体系。这时，只需选用一种简略的文件格局在规划人员之间传递MSS装备，不用传递整个规划项目。实践上，FPGA规划人员需求了解MSS装备的仅有理由是外设与FPGA架构的衔接。FPGA规划人员因而可以添加像SmartDesign IP模块这样的额定规划组件，或者是取得用于与处理器的规划相独立的RTL，并继续进行包含了全面广泛的时序和功率剖析的传统FPGA规划流程。
关于模仿规划，不管用户是真实的模仿规划人员，仍是测验模仿规划的其他类型规划人员，直观的图形化装备计划好像作用最好。这些已获验证的规划技能支撑现有混合信号Fusion FPGA，并包含电压、温度和电流监控功用，以及采样排序和后处理符号生成的操控等功用。
温度监控器装备对话答应用户设置收集时刻，运用过滤技能及输入符号要求以生成输出，可用于处理器的中止或FPGA架构的输出。
分布式规划环境的版别操控
若有两个或更多规划人员从事一项规划，那么树立明晰的规划修正协议就显得非常重要，并且其间一个规划人员应该成为MSS装备的首要管理者。在密切合作的作业关系中，任何一个规划人员都或许修正或更新另一个人的作业，这时盯梢修正是非常重要的。
假如嵌入式规划人员创立MSS装备，则该装备被输出并传送给FPGA规划人员。FGPA规划人员可以输入且选用这个新版别，就如同一个输入到规划图中的规范IP模块相同。假如有带MSS的现成规划，则规划人员可以简略运用内核代替功用，然后运用SmartDesign Canvas检测是否有衔接改动。
假如嵌入式规划人员是首要管理者，尽管FPGA规划人员在测验时可以对装备做较少的改动(例如，为了评测任何时序问题，FPGA规划人员或许需求改动MSS馈入FPGA架构的时钟频率)，但嵌入式规划人员有必要对这些改变进行编译以坚持两边同步。
由FPGA规划人员发动规划流程并界说MSS所需的外设之后，下一步便是输出装备并传送给嵌入式规划人员，再由后者输入这个装备，并生成用于MSS以及FPGA规划人员添加的任何软外设的固件。若在规划流程初期创立有很多软外设，就极或许是这种状况。
至于决议由哪一方作为装备的首要管理者，则因详细规划而异。处理模仿规划的人最有或许成为首要管理者。模仿计算引擎ACE(Analog Compute Engine)装备也包含在MSS模块中。因为大多数规划人员都不太熟悉模仿规划，开始或许会阅历屡次规划重复，因而让模仿规划人员成为MSS装备的首要管理者是很有压服力的。
嵌入式混合信号FPGA规划流程总结
嵌入式混合信号FPGA规划流程软件开发团队的方针是树立一个具有以下特性的规划环境：
(1)使现有FPGA及嵌入式规划人员的学习曲线最小化；
(2)可以协助嵌入式规划人员独自评测器材的处理器方面的功能；
(3)可以协助FPGA规划人员独自评测器材的FPGA方面的功能；
(4)可以让嵌入式和FPGA规划人员并行进行同一个器材的作业，而不存在进展组织的危险；
(5)引进简略的模仿接口，向一切用户敞开模仿规划。
在经济困难时期，产品需求快速上市，而作业稳定性非常有限，市场竞争日益剧烈。因而，任何一家硅器材供货商或软件开发商的使命都应该是树立一个有助于进步生产力，而不是应战规划人员才能的规划环境，一同为规划人员的产品供给明显的市场竞争优势。
