您的位置 首页 动态

根据DM642的机器人双目视觉体系规划

1 引言数字图像处理理论和技术的飞速发展使得大多数图像处理的问题都转变为用数字信号处理的形式来解决。数字图像处理有两大优势:第一、数字信号处理中存在大量成熟的快速算法,如:FFT,FHT等,这些算法大

1 导言

数字图画处理理论和技能的飞速开展使得大多数图画处理的问题都转变为用数字信号处理的办法来处理。数字图画处理有两大优势:榜首、数字信号处理中存在很多老练的快速算法,如:FFT,FHT等,这些算法很多的运用到图画处理中;其次,跟着超大规模集成电路的开展,DSP的处理速度,内部存储器容量等等大大进步,为实时图画处理供给了最优的处理办法,这便是DSP + FPGA 相结合的规划办法。这种办法下,用一片高速DSP完结图画处理算法,然后运用FPGA 的在操控和协作处理上的优势,将DSP 从操控回路中摆脱出来,全力投入到运算中,能够取得最高的作业速度和稳定性。

2 体系简介

咱们所规划的体系的结构如图1。该体系是自主移动机器人无线遥控遥测体系双目视觉部分。这个体系包含两个架设在云台上的摄像头,它拍照被盯梢方针的图画,经过视频解码 器SAA7115H处理后送入DSP ,DSP 经过这些图画信息,判别出被盯梢物体的运动方向,相对速度,把每帧图画处理后,提取出来的特征值(方位,速度等运动状况信息) 送到FPGA ,FPGA 经过无线模块ptr8000 把这些信息发送到操控台,操控台经过被盯梢物体运动状况的改动,操控机器人调整自己的运动状况,进行盯梢。

体系结构原理图

体系原理图

3 体系硬件规划

3. 1 计划证明

DM642 是TI 公司推出的针对多媒体处理范畴运用的DSP(主频600M) ,有4800MIPS 的峰值核算速度。咱们采纳每秒钟处理6 帧图画,那么处理每帧图画的时刻就为0. 1667s , 这段时刻DM642 能完结的最大指令个数是800M条,咱们收集的每个图画是320 3 240 像素的16 位RGB 图画,则每一幅图画的巨细约是300Kbit,每次一起处理两帧图画,两帧图画也便是4 幅1.2Mbit ,咱们对收集到的图画要进行图画预处理、图画去噪、边际检测、最终完结匹配。图画预处理对图画的每一个像素点进行一次加乘运算,生成灰度图画,这个进程的 运算量大约为图画像素值的3倍,大约1M。图画去噪的算法咱们选用移动均匀法,核算量约为像素值的10 倍,大约4M。边际检测算法选用Rob2erts 算子,这个进程运算量比较大,可是不超越100 倍像素值,小于40M,匹配时咱们这是将边际上的交叉点提取出来进行运算,运算量很小。加上特征提取,整个运算量不到50M,而咱们最高能够取得800M 的处理才能,所以DM642 的核算才能彻底担任这个项目中的算法,并且为体系供给了很大的裕量。

3. 2 硬件结构

整个体系硬件有DM642、XC2S300E ( FPGA) 、视频解码器SAA7115H、32M SDRAM、4M FLASH、电源办理芯片TPS54310PWP、无线模块PTR8000。DM642 供给了64 位宽的数据线,所以咱们将两个内存模块MT48LC4M32B2 共用一组地址线,而数据线别离接到DM642 的高32 位和低32 位数据线上,这样就取得了64位数据总线宽度。FLASH 存储器的低八位也接到这组数据线上,因为FLASH存储器在体系初始化结束后和DM642 之间没有数据交换,所以在实验进程中没有总线抵触的状况发生。

体系需求两路视频输入,所以在规划中咱们选用了两片视频收集卡别离衔接到了DM642 的视频端口0 和1。初始化装备两片收集卡选用I2C 总线(时钟线SCL和数据线SDL) 。图画数据的传输运用D[7 -0 ] ,由SAA7115 供给同步时钟信号SCLK和XHSYNC。榜首片收集卡和DM642 视频端口0 衔接办法示意图如图2 ,第二片收集卡和端口1 的衔接办法相同,仅仅共用装备线SCL 和SDL。

图2 DSP 与视频解码芯片SAA7115 衔接图

图2 DSP 与视频解码芯片SAA7115 衔接图

体系的操控彻底由FPGA 来完结,咱们运用它来完结以下功用:履行中止逻辑操控,和DSP 之间通讯,传输DSP 提取出的运动状况特征值;用于完结体系各部分的粘合逻辑;

FPGA 的内部寄存器映像在DSP 的地址空间上,可经过对寄存器的读写来装备体系参数;操控板子上的调试指示灯。规划中FPGA 芯片咱们选用Xilinx公司的XC2S300E。咱们为它扩展了一片专门的初始化芯片XCF02S ,寄存它的初始化装备程序和整个体系的逻辑操控程序。

DM642 的内核电压是1. 4V ,IPO 电压是3. 3V。并且上电、掉电次第有严厉的要求,应当确保内核电源(CVDD) 先上电。原因在于:假如外部IPO引脚先上电,芯片缓冲P驱动部分的晶体管将在一个不知道状况下作业,这是十分风险的。因而,咱们选用了TI 公司专用的电源办理芯片TPS54310PWP ,它能够一起发生上述两种电压。咱们用下面的衔接办法处理了上电次第的问题:把1. 4V 模块的电源输出有用引脚PG(power good) 衔接到3.3V 模块的答应电压输入引脚EN。这样,只有当1. 4V 电压有用之后,3. 3V 电压才开端上电,这就确保了DM642 的内核电压先于IPO 电压上电。别的,体系中的收集卡芯片SAA7115 需求模仿和数字两种电源。咱们运用了一个磁珠和别的一片电源办理芯片合作发生了模仿3.3V 电压,为了防止两片电源办理芯片之间的电源噪声相互搅扰,咱们将两个电源芯片分隔规划,模仿地和数字地也分隔规划,在一点接地。

《电子规划技能》网站版权所有,谢绝转载

3. 3 规划准则

DM642 的作业频率到达600M,归于高频电路,关于高频电路规划中应该留意的是:

(1)选用多层板既是布线所有必要的,也是下降搅扰的有用手法。

(2) 高速电路器材管脚间的引脚弯折越少越好。高频电路布线的引线最好选用全直线,需求转机,可用135°折线或圆弧转机,这样能够削减高频信号对外的发射和相互间的耦合。

(3) 高频电路器材管脚问的引线越短越好。

(4) 元件衔接进程中所用的过孔(Via) 越少越好。咱们发现,一个过孔可带来约0. 5PF 的分布电容,削减过孔数能明显进步速度。

(5) 电源层、地线层距离。各类信号走线不能构成环路,地线也不能构成电流环路。

(6) 高速接口部分如SDRAM加去藕%&&&&&%。

4 体系的软件规划

TI 供给的根底软件包含CSL (Chip Support Library) 芯片支撑库,DDK(Driver Development Kit) 设备驱动程序开发包,DSPLIBPIMGLIB, DSPPBIOS 嵌入式实时、多任务操作体系, ReferenceFrameworks 程序参阅架构,XDAIS(DSP 算法规范)。

DSPPBIOS 是最重要的开发东西。它的代码大约1KWords、CPU 占用率1MIPS ,这对咱们的体系和DM642 的运算才能来说,是微乎其微的开支,但对咱们的软件体系来说,它为咱们搭建了一个十分优异的操作体系渠道:它有一个根据优先级的、抢先型的实时调度程序; 它能够供给内存办理,完结动态存储器分配。

体系流程图如图3:

体系流程图

体系流程图

在DSP 体系上电复位今后,TMS320DM642 开端自举发动进程,将寄存在Flash 中的程序代码和初始化数据加载到方针存储空问中。加载完结今后,自举程序跳转到正常程序入口处,并开端履行(Bootload)。

5 体系调试

(1)JTAG接口测验咱们运用CCS 东西将一部分程序写入SDRAM,然后检查存储器中相应部分写入的数据。图4 是原程序的数据代码,图4- 4 是写入SDRAM后,检查数据的成果。在图4中暗影部分的数据与在图5 中黑粗线所围住的数据相同,如: 图4 中地址000147c2H到000147c5H处四个字节的数据依次是:91 ,B3 ,0F ,00。而在图5 中地址是001145E0H – 001145E3H 处的四个字节的数据是91 ,B3 ,OF ,00。(留意:数据在存储器中的寄存次序有大端和小端两种形式,所谓小端形式指低字节数据寄存在内存低地址处,高字节数据寄存在内存高地址处;大端字节 序是高字节数据寄存在低地址处,低字节数据寄存在高地址处。咱们挑选了DM642 的小端形式,所以两个图是做记号的部分彻底对应的)。下图的成果证明JTAG接口现已作业正常,以下的作业便是经过JTAG接口进行其它程序的调试了。

体系调试

体系调试

(2) RS232 接口测验串口的测验首要凭借了串口精灵和核算机中超级终端的协助,经过体系主机发送一些数据,看串口精灵承受是否正确,反之亦然。调试串口的程序如下:

//init INTCINTC

Init () ;PP初始化中止操控器寄存器;{

UART-ConfigData uart0 ;

uart0. baudRate = UART 115200 ;

uart0. charLength = UART CHAR LEN 8 ;

uart0. stopBits = UART STOPBIT1 ;

uart0. parity = UART NO PARITY;}

//设定根本的通讯参数

sprintf (UART-outBuff ,” r n n DSPFPGA”) ;

UART sendString(UART0 ,UART outBuff) ;

//发送字符串变量DSPFPGA 到串口0

yb = UI getInput () ;

switch(yb)

{case’1’:

DraftPreview(TURE) ;

break ;

case’2’

STILL MENU run() ;

default :

break ;

}

6 定论

为了验证这个体系的满负荷作业才能,咱们选用了DSP 接连收集处理的办法,实验成果表明,在咱们未做软件优化的条件下,每秒钟能够收集并处理完12 帧图画。而在PC + 收集卡形式上运转程序时,PC 机每秒钟只能处理并发送2 帧双目图画的信息。综上所述,DM642 + FPGA 的实时图画处理体系具有PC机无法比拟的高速性,必将在今后广泛流行起来。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/news/dongtai/284492.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部