1. Spartan-6系列封装概述
Spartan-6系列具有低成本、省空间的封装方式，能运用户引脚密度最大化。一切Spartan-6 LX器材之间的引脚分配是兼容的，一切Spartan-6 LXT器材之间的引脚分配是兼容的，可是Spartan-6 LX和Spartan-6 LXT器材之间的引脚分配是不兼容的。
表1：Spartan-6系列FPGA封装
2. Spartan-6系列引脚分配及功用胪陈
Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO运用的，这些专用引脚包含：
专用装备引脚，表格2所示，GTP高速串行收发器引脚，表格3所示
表2：Spartan-6 FPGA专用装备引脚
留意：只要LX75, LX75T, LX100, LX100T, LX150, and LX150T器材才有VFS、VBATT、RFUSE引脚。
表3：Spartan-6器材GTP通道数目
留意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484 和 CS(G)484中封装4个GTP通道，而在FG(G)676 和 FG(G)900中封装了8个GTP通道。
如表4，每一种类型、每一种封装的器材的可用IO引脚数目不尽相同，例如关于LX4 TQG144器材，它总共有引脚144个，其间可作为单端IO引脚运用的IO个数为102个，这102个单端引脚可作为51对差分IO运用，别的的32个引脚为电源或特别功用如装备引脚。
表4：Spartan6系列各类型封装可用的IO资源汇总
表5：引脚功用胪陈
| 引脚名 | 方向 | 描绘 |
| User I/O Pins | ||
| IO_LXXY_# |
Input/ Output |
IO表明这是一个具有输入输出功用的引脚，XX表明该引脚在其Bank内的专一标识，Y表明是差分引脚的P仍是N引脚 |
| MulTI-FuncTIon Pins | ||
| IO_LXXY_ZZZ_# | Zzz代表该引脚除IO功用之外的其他功用， | |
| Dn |
Input/ Output (during readback) |
在SelectMAP/BPI形式中，D0—D15是用于装备操作的数据引脚，在从SelectMAP的回读阶段，当RDWR_B为低电平时，Dn为输出引脚，在装备进程完毕后，该引脚可作为通用IO口运用 |
| D0_DIN_MISO_MISO1 | Input |
在Bit-serial形式中，DIN是专一的数据输入引脚； 在SPI形式中，MISO是主输入从输出引脚； 在SPI x2 or x4形式中，MISO1是SPI总线的第二根数据线； |
|
D1_MISO2, D2_MISO3 |
Input | 在SelectMAP/BPI形式中，D1、D2是装备数据线的低2bit；在SPIx4 形式中，MISO2和MISO3是SPI总线的数据线的高2bit |
| An | Output | 在BPI形式中A0—A25是输出地址线，装备完结后，它们可作为一般IO运用 |
| AWAKE | Output | 挂起形式中的状况输出引脚，假如没有使能挂起形式，该引脚可作为一般IO引脚 |
| MOSI_CSI_B_MISO0 |
Input/ Output |
在SPI装备形式中的主输出从输入引脚； 在SelectMAP形式中，CSI_B是低有用的Flash片选信号； 在SPI x2 or x4形式中，这是最低数据线 |
| FCS_B | Output | 在BPI形式中，BPI flash的片选信号 |
| FOE_B | Output | 在BPI形式中，BPI flash的输出使能 |
| FWE_B | Output | 在BPI形式中，BPI flash写使能 |
| LDC | Output | 在BPI形式中，在装备阶段LDC坚持低电平 |
| HDC | Output | 在BPI形式中，在装备阶段HDC坚持低电平 |
| CSO_B | Output |
在SelectMAP/BPI形式中，菊花链片选信号； 在SPI形式中，是SPI Flash的片选信号； |
|
IRDY1/2, TRDY1/2 |
Output | 运用PCI 的IP Core时，它们作为IRDY和TRDY信号 |
| DOUT_BUSY | Output |
在SelectMAP形式中，BUSY表明设备状况； 在Bit-serial形式中，DOUT输出数据给菊花链下流的设备 |
| RDWR_B_VREF | Input | 在SelectMAP形式中，RDWR_B是低有用的写使能信号；装备完结后，可作为一般IO运用 |
| HSWAPEN | Input | 当是低电平时，在装备之前将一切IO上拉 |
| INIT_B |
BidirecTIonal (open-drain) |
低电平表明装备存储器是空的；当被拉低时，装备将被延时；假如在装备进程中变低，表明在装备进程中呈现了过错；当装备完毕后，这个引脚表明POST_CRC过错； |
| SCPn | Input | SCP0-SCP7是挂起操控引脚 |
|
CMPMOSI, CMPMISO, CMPCLK |
N/A | 保存为将来运用，可用作一般IO |
| M0, M1 | Input | 装备形式，M0=0表明并行装备形式，M0=1表明串行装备形式；M1=0表明主形式，M1=1表明从形式 |
| CCLK |
Input/ Output |
装备时钟，主形式下是输出时钟，从形式下是输入时钟 |
| USERCCLK | Input | 主形式下可选的的用户输入装备时钟 |
| GCLK | Input | 大局时钟引脚，它们可作为一般IO运用 |
| VREF_# | N/A | 参阅门限时钟引脚，当不用时可作为一般IO运用 |
| MulTI-Function Memory Controller Pins | ||
| M#DQn |
Input/ Output |
#Bank的存储操控器数据线 |
| M#LDQS |
Input/ Output |
#Bank的存储操控器数据使能引脚 |
| M#LDQSN |
Input/ Output |
#Bank的存储操控器数据使能引脚N |
| M#UDQS |
Input/ Output |
#Bank的存储操控器高位数据使能 |
| M#UDQSN |
Input/ Output |
#Bank的存储操控器高位数据使能N |
| M#An | Output | #Bank的存储操控器地址线A[0:14] |
| M#BAn | Output | #Bank的存储操控器块地址线BA[0:2] |
| M#LDM | Output | #Bank的存储操控器低数据屏蔽 |
| M#UDM | Output | #Bank的存储操控器高数据屏蔽 |
| M#CLK | Output | #Bank的存储操控器时钟 |
| M#CLKN | Output | #Bank的存储操控器时钟N |
| M#CASN | Output | #Bank的存储操控器列地址使能 |
| M#RASN | Output | #Bank的存储操控器行地址使能 |
| M#ODT | Output | #Bank的存储操控器终端电阻操控 |
| M#WE | Output | #Bank的存储操控器写使能 |
| M#CKE | Output | #Bank的存储操控器时钟使能 |
| M#RESET | Output | #Bank的存储操控器复位 |
| Dedicated Pins | ||
| DONE_2 |
Input/ Output |
带可选上拉电阻的双向信号，作为输出，它代表装备进程的完结；作为输入，拉低可用来推迟发动 |
| PROGRAM_B_2 | Input | 异步复位装备逻辑 |
| SUSPEND | Input | 高电平使芯片进入挂起形式 |
| TCK | Input | JTAG鸿沟扫描时钟 |
| TDI | Input | JTAG鸿沟扫描数据输入 |
| TDO | Output | JTAG鸿沟扫描数据输出 |
| TMS | Input | JTAG鸿沟扫描形式 |
| Reserved Pins | ||
| NC | N/A | 未衔接引脚 |
| CMPCS_B_2 | Input | 保存引脚，不衔接或接VCCO_2 |
| Other Pins | ||
| GND | N/A | 地 |
| VBATT | N/A | 只存在于LX75, LX75T, LX100, LX100T, LX150和LX150T芯片，解码要害存储器备用电源；若不运用要害存储器，则可将之衔接VCCAUX、GND或许直接不衔接 |
| VCCAUX | N/A | 辅佐电路的供电电源 |
| VCCINT | N/A | 内部核逻辑资源 |
| VCCO_# | N/A | #Bank的输出驱动器供电电源 |
| VFS | Input | 只存在于LX75, LX75T, LX100, LX100T, LX150,和LX150T芯片；解码器key EFUSE编程进程运用的供电电源，若不运用要害熔丝，则将该引脚衔接到VCCAUX、GND或许直接不衔接 |
| RFUSE | Input | 只存在于LX75, LX75T, LX100, LX100T, LX150和LX150T；用于编程的解码器key EFUSE电阻，假如不编程或许不运用key EFUSE，则将该引脚衔接到VCCAUX、GND或许直接不衔接 |
3. Spartan-6系列GTP Transceiver引脚
| 引脚名 | 方向 | 描绘 |
| GTP Transceiver Pins | ||
| MGTAVCC | N/A | 收发器混合电路供电电源 |
|
MGTAVTTTX, MGTAVTTRX |
N/A | TX、RX电路供电电源 |
| MGTAVTTRCAL | N/A | 电阻校准电路供电电源 |
|
MGTAVCCPLL0 MGTAVCCPLL1 |
N/A | PLL供电电源 |
| MGTREFCLK0/1P | Input | 正极参阅时钟 |
| MGTREFCLK0/1N | Input | 负极参阅时钟 |
| MGTRREF | Input | 内部校准电路的精细参阅电阻 |
| MGTRXP[0:1] | Input | 收发器接纳端正极 |
| MGTRXN[0:1] | Input | 收发器接纳端负极 |
| MGTTXP[0:1] | Output | 收发器发送端正极 |
| MGTTXN[0:1] | Output | 收发器发送端负极 |
如表6所示，对LX25T，LX45T而言，只要一个GTP Transceiver通道，它的方位是X0Y0，所再Bank号为101；其他信号GTP Transceiver的解说相似。
表6：GTP Transceiver地点Bank编号
