混合集成电路的电磁兼容规划思路
1 导言
混合集成电路（Hybrid Integrated Circuit）是由半导体集成工艺与厚（薄）膜工艺结合而制成的集成电路。混合集成电路是在基片上用成膜办法制作厚膜或薄膜元件及其互连线，并在同一基片大将分立的半导体芯片、单片集成电路或微型元件混合拼装，再外加封装而成。具有拼装密度大、牢靠性高、电功能好等特色。
跟着电路板尺度变小、布线密度加大以及作业频率的不断进步，电路中的电磁搅扰现象也越来越杰出，电磁兼容问题也就成为一个电子体系能否正常作业的要害。电路板的电磁兼容规划成为体系规划的要害。
2 电磁兼容原理
电磁兼容是指电子设备和电源在必定的电磁搅扰环境下正常牢靠作业的才能，一起也是电子设备和电源约束本身发作电磁搅扰和防止搅扰周围其它电子设备的才能。
任何一个电磁搅扰的发作有必要具有三个基本条件:首要要具有搅扰源,也便是发作有害电磁场的设备或设备;其次是要具有传达搅扰的途径,一般认为有两种办法:传导耦合办法和辐射耦合办法,第三是要有易受搅扰的灵敏设备。因而,处理电磁兼容性问题应针对电磁搅扰的三要素,逐个进行处理:减小搅扰发作元件的搅扰强度；堵截搅扰的传达途径；下降体系对搅扰的灵敏程度。
混合集成电路规划中存在的电磁搅扰有: 传导搅扰、串音搅扰以及辐射搅扰。在处理EMI问题时，首要应确认发射源的耦合途径是传导的、辐射的，仍是串音。假如一个高起伏的瞬变电流或快速上升的电压呈现在挨近载有信号的导体附近，电磁搅扰的问题首要是串音。假如搅扰源和灵敏器材之间有完好的电路衔接，则是传导搅扰。而在两根传输高频信号的平行导线之间则会发作辐射搅扰。
在混合电路基片上电源和接地的引出焊盘应对称安置，最好均匀地散布许多电源和接地的I/O衔接。裸芯片的贴装区衔接到最负的电位平面。
在选用多层混合电路时，电路板的层间组织跟着具体电路改动，但一般具有以下特征。
（1）电源和地层分配在内层，可视为屏蔽层，能够很好地按捺电路板上固有的共模RF搅扰，减小高频电源的散布阻抗。
（2）板内电源平面和地平面尽量彼此附近，一般地平面在电源平面之上，这样能够运用层间电容作为电源的滑润电容，一起接地平面对电源平面散布的辐射电流起到屏蔽效果。
（3）布线层应尽量组织与电源或地平面相邻以发作通量抵消效果。
3.3导线的布局
在电路规划中，往往只重视进步布线密度，或寻求布局均匀，忽视了线路布局对防备搅扰的影响，使很多的信号辐射到空间构成搅扰，或许会导致更多的电磁兼容问题。因而，杰出的布线是决议规划成功的要害。
3.3.1 地线的布局
地线不只是电路作业的电位参考点，还能够作为信号的低阻抗回路。地线上较常见的搅扰便是地环路电流导致的地环路搅扰。处理好这一类搅扰问题，就等于处理了大部分的电磁兼容问题。地线上的噪音首要对数字电路的地电平形成影响，而数字电路输出低电平时，对地线的噪声更为灵敏。地线上的搅扰不只或许引起电路的误动作，还会形成传导和辐射发射。因而，减小这些搅扰的要点就在于尽或许地减小地线的阻抗（关于数字电路，减小地线电感尤为重要）。
地线的布局要留意以下几点[3]：
（1）依据不同的电源电压，数字电路和模仿电路别离设置地线。
（2）公共地线尽或许加粗。在选用多层厚膜工艺时，可专门设置地线面，这样有助于减小环路面积，一起也下降了承受天线的功率。并且可作为信号线的屏蔽体。
（3）应防止梳状地线，这种结构使信号回流环路很大，会添加辐射和灵敏度，并且芯片之间的公共阻抗也或许形成电路的误操作。
（4）板上装有多个芯片时，地线上会呈现较大的电位差，应把地线规划成关闭环路，进步电路的噪声容限。
（5）一起具有模仿和数字功用的电路板，模仿地和数字地一般是别离的，只在电源处衔接。
3.3.2 电源线的布局
一般来说，除直接由电磁辐射引起的搅扰外，经由电源线引起的电磁搅扰最为常见。因而电源线的布局也很重要，一般应恪守以下规矩[3,4]。
（1）电源线尽或许挨近地线以减小供电环路面积，差模辐射小，有助于减小电路交扰。不同电源的供电环路不要彼此堆叠。
（2）选用多层工艺时，模仿电源和数字电源分隔，防止彼此搅扰。不要把数字电源与模仿电源堆叠放置，不然就会发作耦合电容，损坏别离度。
（3）电源平面与地平面可选用彻底介质阻隔，频率和速度很高时，应选用低介电常数的介质浆料。电源平面应挨近接地平面，并组织在接地平面之下，对电源平面散布的辐射电流起到屏蔽效果。
（4）芯片的电源引脚和地线引脚之间应进行去耦。去耦电容选用0.01uF的片式电容，应挨近芯片装置，使去耦电容的回路面积尽或许减小。
（5）选用贴片式芯片时，尽量选用电源引脚与地引脚靠得较近的芯片，能够进一步减小去耦电容的供电回路面积，有利于完成电磁兼容。
3.3.3信号线的布局
在运用单层薄膜工艺时，一个简洁适用的办法是先布好地线，然后将要害信号，如高速时钟信号或灵敏电路挨近它们的地回路安置，最终对其它电路布线。信号线的安置最好依据信号的流向次序组织，使电路板上的信号走向流通。
假如要把EMI减到最小，就让信号线尽量挨近与它构成的回流信号线，使回路面积尽或许小，防止发作辐射搅扰。低电平信号通道不能挨近高电平信号通道和无滤波的电源线，对噪声灵敏的布线不要与大电流、高速开关线平行。假如或许，把一切要害走线都安置成带状线。不相容的信号线（数字与模仿、高速与低速、大电流与小电流、高电压与低电压等）应彼此远离，不要平行走线。信号间的串扰对相邻平行走线的长度和走线间隔极端灵敏，所以尽量使高速信号线与其它平行信号线间隔拉大且平行长度缩小。
导带的电感与其长度和长度的对数成正比，与其宽度的对数成反比。因而，导带要尽或许短，同一元件的各条地址线或数据线尽或许坚持长度共同，作为电路输入输出的导线尽量防止相邻平行，最好在之间加接地线，可有用按捺串扰。低速信号的布线密度能够相对大些，高速信号的布线密度应尽量小。
在多层厚膜工艺中，除了恪守单层布线的规矩外还应留意：尽量规划独自的地线面，信号层组织与地层相邻。不能运用时，有必要在高频或灵敏电路的附近设置一根地线。散布在不同层上的信号线走向应彼此笔直，这样能够削减线间的电场和磁场耦合搅扰；同一层上的信号线坚持必定间隔，最好用相应地线回路阻隔，削减线间信号串扰。每一条高速信号线要约束在同一层上。信号线不要离基片边际太近，不然会引起特征阻抗改变，并且简单发作边际场，添加向外的辐射。
3.3.4 时钟线路的布局
时钟电路在数字电路中占有重要方位，一起又是发作电磁辐射的首要来历。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz。因而规划好时钟电路是确保到达整个电路电磁兼容的要害。关于时钟电路的布局，有以下留意事项：
（1）不要选用菊花链结构传送时钟信号，而应选用星型结构，即一切的时钟负载直接与时钟功率驱动器彼此衔接。
（2）一切衔接晶振输入/ 输出端的导带尽量短，以削减噪声搅扰及散布电容对晶振的影响。
（3）晶振电容地线应运用尽量宽而短的导带衔接至器材上；离晶振最近的数字地引脚，应尽量削减过孔。
4 结束语
本文具体论述了混合集成电路电磁搅扰发作的原因，并结合混合集成电路的工艺特色提出了体系电磁兼容规划中应留意的问题和采纳的具体措施，为进步混合集成电路的电磁兼容性奠定了根底。
3 电磁兼容规划
在混合集成电路电磁兼容性规划时首要要做功用性查验，在计划已确认的电路中查验电磁兼容性目标能否满意要求，若不满意就要修正参数来到达目标，如发射功率、作业频率、从头挑选器材等。其次是做防护性规划，包含滤波、屏蔽、接地与搭接规划等。第三是做布局的调整性规划，包含总体布局的查验，元器材及导线的布局查验等。一般，电路的电磁兼容性规划包含：工艺和部件的挑选、电路布局及导线的布设等。
3.1工艺和部件的选取
混合集成电路有三种制作工艺可供挑选，单层薄膜、多层厚膜和多层共烧厚膜。薄膜工艺能够出产高密度混合电路所需的小尺度、低功率和高电流密度的元器材，具有高质量、安稳、牢靠和灵敏的特色，适合于高速高频和高封装密度的电路中。但只能做单层布线且本钱较高。多层厚膜工艺能够以较低的本钱制作多层互连电路，从电磁兼容的视点来说，多层布线能够减小线路板的电磁辐射并进步线路板的抗搅扰才能。由于能够设置专门的电源层和地层，使信号与地线之间的间隔仅为层间隔离。这样，板上一切信号的回路面积就能够降至最小，然后有用减小差模辐射。
其间多层共烧厚膜工艺具有更多的长处，是现在无源集成的干流技能。它能够完成更多层的布线，易于内埋元器材，进步拼装密度，具有杰出的高频特性和高速传输特性。此外，与薄膜技能具有杰出的兼容性，二者结合可完成更高拼装密度和更好功能的混合多层电路。
混合电路中的有源器材一般选用裸芯片，没有裸芯片时可选用相应的封装好的芯片，为得到最好的EMC特性，尽量选用表贴式芯片。挑选芯片时在满意产品技能目标的前提下，尽量选用低速时钟。在HC能用时绝不运用AC，CMOS4000能行就不必HC。电容应具有低的等效串联电阻，这样能够防止对信号形成大的衰减。
混合电路的封装可选用可伐金属的底座和壳盖，平行缝焊，具有很好的屏蔽效果。
3.2电路的布局
在进行混合微电路的布局划分时，首要要考虑三个首要因素：输入/输出引脚的个数，器材密度和功耗。一个有用的规矩是片状元件所占面积为基片的20% ，每平方英寸耗散功率不大于2W。
在器材安置方面，原则上应将彼此有关的器材尽量挨近，将数字电路、模仿电路及电源电路别离放置，将高频电路与低频电路分隔。易发作噪声的器材、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等首要搅扰和辐射源应独自组织，远离灵敏电路。输入输出芯片要坐落挨近混合电路封装的I/O出口处。
高频元器材尽或许缩短连线，以削减散布参数和彼此间的电磁搅扰，易受搅扰元器材不能彼此离得太近，输入输出尽量远离。震动器尽或许挨近运用时钟芯片的方位，并远离信号接口和低电平信号芯片。元器材要与基片的一边平行或笔直，尽或许使元器材平行摆放，这样不只会减小元器材之间的散布参数，也契合混合电路的制作工艺，易于出产。
