摘要：依据数字信号处理器(DSP)TMS320VC5416和杂乱可编程逻辑器材(CPLD)的嵌入式车牌辨认体系的硬件规划，运用视频处理芯片SAA7111作为视频A／D，在CPLD的操控下将收集到的图画数据写入帧存储器中，DSP对图画数据进行实时剖析处理。选用“乒乓”存储结构，完结了图画数据的收集和处理的并行运转。辨认成果经过串口传到上位机或许保存在E2PROM中，完结了车牌辨认体系脱机、联机作业，在实时高速图画处理体系中有广泛的工程技能运用远景。
关键词：图画收集；SAA7111；乒乓存储；车牌辨认
轿车车牌的主动辨认技能在公共安全、交通办理、军事等范畴有着重要的运用价值。一般车牌辨认体系多依据摄像机一图画收集卡一计算机，图画了解和处理算法悉数以软件办法完结。这种计算机参加很多作业的体系运用场合遭到很大约束，室外恶劣杂乱环境下运用极为不便利。跟着图画处理技能的开展，数字信号处理器不断更新及其处理才能不断的进步和大规模集成电路的迅速开展，使嵌入式图画收集处理体系的完结成为可能。为此提出了一种依据通用DSP和CPLD的嵌入式车牌辨认体系，完结对车牌的实时辨认，可脱机(计算机)作业，也可与PC机相衔接，将辨认成果传给PC机，PC机只需求完结后期办理而不需求进行很多的实时数据处理。在实时高速图画处理体系中(轿车车牌主动辨认技能、流水线产品质量监控等范畴)有广泛的工程技能运用远景。
1 体系功用
视频A／D在DSP的操控下将摄像头拍摄到的包含车牌信息的视频图画转化为固定格局的数字信号，在CPLD的操控下存储为512×512的图画到帧存储器组中，DSP对收集到的图画数据进行辨认处理，将辨认到的车牌号码保存，成果能够保存在E2POM中，适用于脱机运转，或许保存在内部缓存中，然后实时地经过串口将辨认成果传到PC机中进行后期办理。其间帧存储器组选用两片SRAM，存储器SRAM1和SRAM2组成乒乓存储结构，用来存储数字图画和供DSP读取数据进行图画处理，两组存储器轮换存储，完结图画数据收集和处理的并行运转。总线的切换操控机制、前端视频数据收集的操控单元在CPLD内完结，体系的功用框图如图1所示。
2 体系硬件规划
2．1 DSP单元
DSP器材是该辨认体系的处理中心。关于该车牌辨认体系来说，实践是对每一帧图画(可看作是静态图画)进行辨认处理，一同所处理的图画占内存容量很大。因而这对DSP的寻址才能以及片内快速RAM的容量有很大的要求，归纳考虑需求满意的体系功用要求和本钱，选用TI的TMS 320C5416，该芯片具有6．25 ns的指令周期，具有128K×16 b的片内RAM，能够寻址一共8M×16 b的存储空间，具有3个可作为通用I／O口的多通道缓冲串行口，可用于对视频A／D的操控和E2PROM的对写。该芯片彻底能够完结所要求的作业，而且具有很高的性价比。
2．2 视频输入接口
本文研讨的收集辨认体系首先是要对前端摄像机所输出的全电视信号进行A／D转化，得到量化精度为8位的数字图画数据。而全电视信号中除了包含图画信号之外，还包含了行同步信号、行消隐信号、场同步信号、场消隐信号以及槽脉冲信号、前均衡脉冲、后均衡脉冲等，而且还存在不同的图画制式。传统的电视信号的解码选用模仿的办法规划制作杂乱、调试困难。Philips公司的SAA7111A将这些非常杂乱的视频A／D转化电路以及对不同制式的解码电路集成到了一同，为视频信号的数字化运用供给了极大的便利。
SAA7111内部包含2路模仿处理通道，能够挑选视频源并可抗混叠滤波，一同还能够进行模／数改换、主动嵌位、主动增益操控、时钟发生、多制式解码等，别的还可对亮度、对比度和饱和度进行操控。SAA7111芯片中的场同步信号VREF、行同步信号HREF、奇偶场信号ODD、像素时钟信号CREF都由管脚直接引出，然后省去了以往时钟同步电路的规划，其可靠性也大大进步。SAA7111可输出多种格局的数据，本体系选用CCIR601的16位格局(Y：U：V=4：2：2)，即输出的16位总线的高8位总线输出亮度信号，低8位总线输出色度信号。SAA7111的功用操控是由I2C总线操控的，本体系运用DSP的McBSP，作业在通用I／O的办法，模仿I2C总线时序，完结对SAA7111的在线操控。
2．3 视频数据操控接口
视频数据操控接口是整个图画收集体系的操控中心，其操控着帧存储器的地址，对采样的操控以及帧存储器的切换以及与SAA7111，DSP之间的接口。首要依据SAA7111输出的同步信号发生帧存器的地址信号和读写、片选等操控信号。体系收集的图画巨细为512×512像素。SAA7 111 PAL制式的图画分辨率为720×572，因而收集时要斩头去尾，以避开场消隐信号、行消隐信号和部分有用图画信号，只收集整个有用图画的中心部分。SAA7111输出时钟信号包含CREF，LLC和LLC2，其间CREF可作为像素同步时钟频率13．5 MHz，用来作为地址发生器的时钟；HREF为行同步信号，其高电平表明一行有用像素，为720个CREF周期；VREF为场同步信号，其低电平表明场消隐信号，为26行，高电平为有用图画信号，单场为286行；ODD为奇偶场标志信号，ODD=1为奇数场，ODD=0为偶数场。
图2为一行图画收集和一场(奇场)图画收集时的同步信号时序图。HREF作为无效行和有用行计数器的使能信号，经过内行有用期间对CREF进行计数，在中心512个时钟内使能地址发生器的递加。在VREF信号的上升沿，对HREF进行计数，每场有用图画的前4行，加上每场的26行消隐信号，视为无效图画信号，在无效信号之后的256行，图画信号为有用收集图画信号，视频转化接口操控这256行数据的转化和存储。收集完256行，等候下一个场同步信号的到来，按相同办法对偶场图画进行收集。以上作业都由CPLD来完结。
2．4 帧存储器
车牌辨认体系对实时性要求很高，为此本体系的帧存储器选用两级存储器乒乓存储的结构，使前端收集存储数据和后端DSP处理数据一同进行。一同每一级存储器中将奇偶场分隔存储，以便在高速运动车辆进行辨认的场合只取其间一场进行处理，帧存储器结构如图3所示。
整个帧存储器组的作业进程如下：体系初始化完结后由DSP发动前端收集，此刻SAA7111的数据输出(VPO)与SRAM1的数据总线(DB1)连通，地址发生器发生地址总线(AGB)操控SRAM1的地址总线(AB1)，将收集到的数据顺次保存在SRAM1中；一同DSP数据总线(DDB)与SRAM2的数据总线(DB2)连通，DSP的地址总线(DDB)操控SRAM2的地址总线(AB2)，使SRAM2处在DSP的存储器空间中，以省去数据传输，进步体系的实时性。
当一帧图画收集完结后，总线切换逻辑进行总线切换，使总线衔接联系转化到如下衔接联系：DAB-AB1，DDB-DB1，VPO-DB2，AGB-AB2，完结总线的切换，此刻SRAM1处在DSP的存储器空间中，由DSP对SRAM1中的数据进行辨认处理，前端收集到的数据在视频数据操控接口的操控下存放到SRAM2中。整个体系在DSP处理完当时帧数据和前端另一帧数据收集结束后就进行总线切换。
在本体系中，所选用的CCIR601格局的数据的一帧图画容量巨细为512×512×2×8b=256K×16b。所以，本体系选用两片CY7C1041(256K× 16 b)作为帧存储器SRAMl和SRAM2，在CPLD的操控下，别离将亮度信号和色度信号放在数据的高8位和低8位，奇偶场数据别离放在存储器的高、低地址段，存储器中的数据存储格局如图4所示。体系的总线操控逻辑和地址发生器都在CPLD中完结。
2．5 串行通讯接口及E2PROM存储器
本体系经过对DSP进行扩展异步串口，完结向计算机传送辨认成果。TI公司的TL16C550是一种可由软件设定16 B或64 B的FIFO，最高可达1 Mb／s的波特率(波特率可编程)，具有可编程串行数据发送格局的异步串行通讯芯片，能够很便利地与DSP接口。本规划便是选用异步通讯芯片来扩展5416的串口，然后经过MAX232进行电平转化完结与PC机串口的通讯。接口电路如图5所示。
E2PROM首要完结对辨认车牌号码进行存储，完结体系的脱机运转功用。E2PROM选用Microchip的24FC512，其具有64K×8 b存储空间，即能够存储约8 000个车牌记载，运用I2C接口与主机进行通讯，本体系经过将DSP的串口McBSP1设置成通用I／O口模仿I2C总线完结对24FC512的数据读写。
3 结语
本体系针对车牌辨认体系的特色选用CPLD与DSP相结合规划完结了高速实时的嵌入式车牌辨认硬件体系。所规划的体系选用两帧轮换存储的办法，消除了DSP的等候时刻，使收集体系和处理体系能够独立作业；图画存储器直接映射到DSP的内存空间，使DSP能够直接对图画数据进行处理，为实时图画处理节省了时刻。该体系选用大规模集成芯片SAA 7111A和CPLD，使体系集成度高，可靠性好，本钱低，速度快，接口便利，而且可修正及重复编程，也可用于其他的高速实时图画处理体系。
