摘 要：eda技能是现代电子规划技能的中心，它在现代集成电路规划中占有重要位置。跟着深亚微米与超深亚微米技能的迅速开展，fpga规划越来越多地选用根据vhdl的规划办法及先进的eda东西。本文详细论述了eda技能与fpga规划运用。
要害词：电子规划主动化;现场可编程门阵列;杂乱可编程逻辑器材;专用集成电路;常识产权;甚高速集成电路硬件描绘言语
导言
—21世纪是电子信息工业主导的常识经济年代，信息范畴正在发生一场巨大革新，其先导力气和决定性要素正是微电子集成电路。硅片技能的日益老练，特别是深亚微米(dsm，deep sub-micron)和超深亚微米(vdsm，very deep sub-micron)技能，极大促进了集成电路工业的快速开展。
—集成电路开展阅历了电路集成、功用集成、技能集成，直至今日根据核算机软硬件的常识集成，这标志着传统电子体系已全面进入现代电子体系阶段，这也被誉为进入3g年代，即单片集成度到达1g个晶体管、器材作业速度到达1ghz、数据传输速率到达1gbps。
—eda(electronic design automation，电子规划主动化)技能根据核算机辅佐规划，它交融了运用电子技能、核算机技能、信息处理技能、智能化技能的最新效果，以完结电子产品的主动规划。eda是现代电子规划技能的中心，在现代集成电路规划中占有重要位置。fpga(field programmable gate array，现场可编程门阵列)作为可编程逻辑器材的典型代表，它的呈现及日益完善习惯了当今年代的数字化开展浪潮，它正广泛运用在现代数字体系规划中。
eda技能与fpga原理
1.eda技能特征
—eda是电子规划范畴的一场革新，它源于核算机辅佐规划(cad，computer aided design)、核算机辅佐制作(cam，computer aided made)、核算机辅佐测验(cat，computer aided test)和核算机辅佐工程(cae，computer aided engineering)。运用eda东西，电子规划师从概念、算法、协议开端规划电子体系，从电路规划、功用剖析直到ic地图或pcb地图生成的全进程均可在核算机上主动完结。
—eda代表了当今电子规划技能的最新开展方向，其底子特征是规划人员以核算机为东西，按照自顶向下的规划办法，对整个体系进行计划规划和功用差异，由硬件描绘言语完结体系行为级规划，运用先进的开发东西主动完结逻辑编译、化简、切割、归纳、优化、布局布线(par，place and route)、仿真及特定方针芯片的适配编译和编程下载，这被称为数字逻辑电路的高层次规划办法。
—作为现代电子体系规划的主导技能，eda具有两个显着特征：即并行工程(concurrent engineering)规划和自顶向下(top-down)规划。其底子思想是从体系全体要求动身，分为行为描绘(behaviour description)、寄存器传输级(rtl，register transfer level)描绘、逻辑归纳(logic synthesis)三个层次，将规划内容逐步细化，终究完结全体规划，这是一种全新的规划思想与规划理念。
2.fpga原理
—今日，数字电子体系的规划办法及规划手法都发生了底子性改变，正由分立数字电路向可编程逻辑器材(pld，programmable logic device)及专用集成电路(asic，application specific integrated circuit)改变。fpga与cpld(programmable logic device，杂乱可编程逻辑器材)都归于pld的范畴，它们在现代数字体系规划中正占有越来越重要的位置。
—fpga是由用户编程来完结所需逻辑功用的数字集成电路，它不只具有规划灵敏、功用高、速度快等优势，并且上市周期短、本钱低价。fpga规划与asic前端规划非常相似，在半导体范畴中fpga运用日益遍及，已成为集成电路中最具生机和出路的工业。一起，跟着规划技能和制作工艺的完善，器材功用、集成度、作业频率等方针不断前进，fpga已越来越多地成为体系级芯片规划的首选。
—fpga由pal(可编程阵列逻辑)、gal(通用阵列逻辑)开展而来，其底子规划思想是借助于eda开发东西，用原理图、状态机、布尔表达式、硬件描绘言语等办法进行体系功用及算法描绘，规划完结并生成编程文件，终究经过编程器或下载电缆用方针器材来完结。
—fpga器材选用逻辑单元阵列(lca，logic cell array)结构、sdram工艺，其间lca由三类可编程单元组成。
—(1)可装备逻辑块(clb，configurable logic block)：被称为中心阵列，是完结自定义逻辑功用的底子单元，分布于整个芯片;
—(2)输入/输出模块(iob，input/output block)：排列于芯片四周，为内部逻辑与器材封装引脚之间供给可编程接口;
—(3)可编程互连资源(pi，programmable interconnect)：包括不同长度的连线线段及衔接开关，其功用是将各个可编程逻辑块或i/o块衔接起来以构成特定电路。
—全球出产fpga的厂家许多，但影响力最大的是xilinx公司和altera公司，国际上榜首片fpga是在20世纪80年代中期xilinx公司首要推出的。不同厂家出产的fpga在可编程逻辑块的规划、内部互连线结构及所选用的可编程元件上存在较大差异，实际运用时应留意差异。
fpga规划运用及优化战略
1.fpga规划层次剖析
—fpga规划包括描绘层次及描绘范畴两方面内容。一般规划描绘分为6个笼统层次，从高到低依次为：体系层、算法层、寄存器传输层、逻辑层、电路层和地图层。对每一层又别离有三种不同范畴的描绘：行为域描绘、结构域描绘和物理域描绘。
—体系层是体系最高层次的笼统描绘，针关于电子体系全体功用。算法层又称为行为层，它是在体系级功用剖析和结构差异后对每个模块的功用描绘。算法层所描绘的功用、行为终究要用数字电路来完结。而数字电路本质上可视为由寄存器和组合逻辑电路组成，其间寄存器担任信号存储，组合逻辑电路担任信号传输。寄存器传输层描绘正是从信号存储、传输的视点去描绘整个体系。寄存器和组合逻辑本质上是由逻辑门构成，逻辑层正是从逻辑门组合及衔接视点去描绘整个体系。
—fpga各个描绘层次及归纳技能联系如图1所示。传统的归纳东西是将寄存器传输级(rtl)的描绘转化为门级描绘。跟着以行为规划为首要标志的新一代体系规划理论的不断老练，可以将体系行为级描绘转化为rtl描绘的高层次归纳技能不断涌现。
—作为现代集成电路规划的要点与热门，fpga规划一般选用自顶向下、由粗到细、逐步求精的办法。规划最顶层是指体系的全体要求，最基层是指详细的逻辑电路完结。自顶向下是将数字体系的全体逐步分化为各个子体系和模块，若子体系规划较大则进一步分化为更小的子体系和模块，层层分化，直至整个体系中各子模块联系合理、便于规划完结停止。
2.vhdl在fpga规划中的运用
—集成电路规划规划及杂乱度不断增大，用传统原理图办法进行体系级芯片规划已不能满足规划要求，而硬件描绘言语(hdl，hardware description language)在进行大规划数字体系规划时具有许多优势，因此运用硬件描绘言语进行体系行为级规划已成为fpga与asic规划的干流。现在最盛行、最具代表性的硬件描绘言语是美国国防部(dod)开发的vhdl(vhsic hardware description language)和gda(gateway design automation)公司开发的verilog hdl。
—vhsic代表very high speed integrated circuit，因此vhdl即甚高速集成电路硬件描绘言语。vhdl语法严厉，1987年即成为ieee规范，即ieee std 1076-1987，1993年进一步修订成为ieee std 1076-1993。
—vhdl作为ieee规范，已得到许多eda公司支撑，其首要长处有：
● 描绘能力强，支撑体系行为级、寄存器传输级和门级三个层次规划;
● 可读性好、移植性强，其源文件既是程序又是文档，便于复用和沟通;
● 支撑自顶向下的规划和根据库(library-based)的规划;
● 支撑同步、异步及随机电路的规划;
● 与工艺无关，生命周期长。
—vhdl言语首要运用在行为层和寄存器传输层，这两层可充沛发挥出vhdl面向高层的优势。运用vhdl完结数字电路的本质是运用归纳东西将高层次描绘转化为低层次门级描绘，其间归纳可分为三个层次：高层次归纳(high-level synthesis)、逻辑归纳(logic synthesis)和地图归纳(layout synthesis)。
3.根据vhdl的fpga体系行为级规划
—根据vhdl的fpga规划底子流程及详细流程别离如图2和图3所示，详细包括以下重要环节：规划输入(design entry)、规划归纳(design synthesis)、规划捆绑(design constraints)、规划完结(design implement)、规划仿真(design simulation)和器材编程(device programming)。
—规划输入首要选用hdl(硬件描绘言语)、ecs(engineering schematic capture，原理图编辑器)和fsm(finite state machine，有限状态机);
—规划归纳便是根据逻辑规划描绘和捆绑条件，运用开发东西进行优化处理，将hdl文件改变为硬件电路完结计划，其本质便是优化规划方针的进程;
—规划捆绑首要包括规划规矩捆绑、时刻捆绑、面积捆绑三种，一般时刻捆绑的优先级高于面积捆绑;
—规划完结关于fpga分为编译规划、布局布线(par，place and route)、程序比特流文件发生;关于cpld则是编译、装备、比特流文件发生;
—规划仿真分为功用仿真和时序时延仿真。功用仿真在规划输入之后、归纳之前进行，只进行功用验证，又称为前仿真。时序时延仿真在归纳和布局布线之后进行，可以得到方针器材的详细时序时延信息，又称为后仿真;
—器材编程是指在功用仿真与时序时延仿真正确的前提下，将归纳后构成的位流编程下载到详细的fpga/cpld芯片中，又称芯片装备。fpga/cpld编程下载一般可运用jtag编程器、prom文件格局器和硬件调试器三种办法，其间jtag(joint test action group，联合测验举动组)是工业规范的ieee 1149.1鸿沟扫描测验的拜访接口，用作编程功用可省去专用的编程接口，削减体系引出线，有利于各可编程逻辑器材编程接口的一致，因此运用广泛。
4.fpga规划优化及计划改善
—在fpga规划中，有必要首要清晰hdl源代码编写非常重要;不同归纳东西包括的归纳子集不同致使有些hdl句子在某些归纳东西中不能归纳;同一逻辑功用可用不同hdl句子进行描绘，但占用资源却或许不同很大。一起应当深刻理解并发性是硬件描绘言语与一般高档言语的底子差异，因此规划硬件电路不能受传统次序履行思想的捆绑。
—此外，咱们应当清楚速度优化与面积优化在fpga规划中占有重要位置。
关于大多数数字体系规划而言，速度常常是榜首要求，但fpga结构特性、归纳东西功用、体系电路构成、pcb制版状况及hdl代码表述都会对作业速度发生重要影响。咱们经过在电路结构规划中选用流水线规划、寄存器配平、要害途径法可以进行速度优化。
—(1)流水线规划
—流水线(pipelining)技能在速度优化中适当盛行，它能明显前进体系规划的运转速度上限，在现代微处理器、数字信号处理器、mcu单片机、高速数字体系规划中都离不开流水线技能。图4与图5是流水线规划的典型图示，其间图4未运用流水线规划，图5选用了2级流水线规划，在规划中将延时较大的组合逻辑块切割成两块延时大致持平的组合逻辑块，并在这两个逻辑块中插入了触发器，即满足以下联系式：ta=t1+t2，t1≈t2。经过剖析可知，图4中fmax≈1/ta;图5中流水线第1级最高作业频率fmax1≈1/t1，流水线第2级最高作业频率fmax2≈1/t2≈1/t1，总规划最高频率为fmax≈fmax1≈fmax2≈1/t1，因此图5规划速度较图4前进了近一倍。流水线作业原理可用图6表明。
—(2)寄存器配平(register balancing)
—寄存器配平是经过配平寄存器之间的组合延时逻辑块来完结速度优化，如图7、图8所示。图7中两个组合逻辑块延时不同过大，导致规划全体作业频率fmax取决于t1，即最大的延时模块，然后使规划全体功用受限。经过对图7规划进行改善，将延时较大的组合逻辑1的部分逻辑转移到组合逻辑2中，成为图8结构，以减小延时t1，使t1≈t2，且满足t1+t2=t1+t2。寄存器配平后的图8结构中fmax≈1/t1>1/t1，然后前进了规划速度。
—(3)要害途径法
—要害途径是指规划中从输入到输出经过的延时最长的逻辑途径，优化要害途径是前进规划作业速度的有用办法。图9中td1>td2，td1>td3，要害途径为延时td1的模块，因为从输入到输出的延时取决于延时最长途径，而与其他延时较小的途径无关，因此削减td1则能改善输入到输出的总延时。
—在优化规划进程中要害途径法可重复运用，直到不或许削减要害途径延时停止。
—在fpga规划中，面积优化本质上便是资源运用优化，面积优化有多种完结办法，比如资源共享、逻辑优化、串行化，其间资源共享运用较多，下面举例说明。
—在运用fpga规划数字体系时常常遇到同一模块需求重复被调用，例如多位乘法器、快速进位加法器等算术模块，它们占用芯片资源许多，使体系本钱及器材功耗大幅上升，因此运用资源共享技能可以明显优化资源。图10和图11是资源共享的一个典型实例，由图可见运用资源共享技能节省了一个多位乘法器，然后到达削减资源耗费、优化面积的意图。
—终究针对fpga的规划完结提出一些改善计划，fpga完结分为编译规划、布局布线(par，place and route)、程序比特流文件生成三个阶段，当规划不满足功用方针或不能彻底布线时，可进行以下改善作业：
● 运用守时捆绑(timing constraints);
● 增大布局布线等级(par effort);
● 对要害通路(critical paths)的数字逻辑从头规划;
● 运转重布线(re-entrant routing);
● 运转mppr(multi-pass place & route，多通路布局布线);
● 运转平面布局(floorplan)检查布局图及连通性。
—下面要点介绍re-entrant routing与mppr，它们都可改善布局布线成果，前进体系功用。其间re-entrant routing是指已运转过par后再次运转par，但越过布局进程直接进行布线，如图12所示。mppr则是根据不同功耗表(cost tables)来运转par屡次，经过对每一个par迭代评分来确认最好途径并保存，其间评分根据是未布线的连线个数、连线推迟与时序捆绑，如图13所示。
结束语
—当今社会，集成电路工业已成为高技能工业群的中心战略工业，已逐步演化为规划、制作、封装、测验协调开展的工业结构，它正进入以常识产权为立异中心的新时期。这标志着集成电路工业的竞赛已由技能竞赛、本钱竞赛进入到智力和常识产权竞赛的高档阶段。
—fpga在集成电路规划运用中占有重要位置，现场可编程性是fpga最杰出的长处。用户经过运用强壮的开发东西，能在最短时刻内对fpga内部逻辑进行重复规划及修正，直至满足停止，这大大缩短了产品规划开发周期，前进了终究产品功用。因此fpga以其独有的技能优势在电子规划范畴得到越来越广泛的运用。跟着科学开展及工艺前进，作为重中之重的集成电路规划业必将遇到更大的应战及开展机会。
参考文献
1 王锁萍，龚建荣等. 电子规划主动化教程. 成都: 电子科技大学出版社, 2000.2
2 褚振勇，翁木云. fpga规划及运用. 西安: 西安电子科技大学出版社, 2002.7
3 潘松，黄继业. eda技能实用教程. 北京: 科学出版社. 2002，10
4 http://www.xilinx.com
5 http://www.altera.com
