从制作的视点来讲，FPGA测验是指对FPGA器材内部的逻辑块、可编程互联线、输入输出块等资源的检测。完好的FPGA测验包括两步，一是装备FPGA、然后是测验FPGA，装备FPGA是指将FPGA经过将装备数据下载编程使其内部的待测资源连接成必定的结构，在尽或许少的装备次数下确保FPGA内部资源的测验覆盖率，装备数据称为TC，装备FPGA的这部分时刻在整个测验流程占很大份额；测验FPGA则是指对待测FPGA施加规划好的测验鼓励并收回鼓励，测验鼓励称为TS。
一般来说，要完结FPGA内部资源的完好测验需求针对不同的待测资源规划多种装备图形，屡次下载到FPGA，重复施加鼓励和收回测验呼应，经过对呼应数据的剖析来确诊毛病。因而，用于FPGA测验的仪器或体系的关键技术在于：怎么加速单次装备的时刻，以节约测验进程中的装备时刻开支；怎么完结主动重复装备和测验，将FPGA较快速度的在线装备和快速测验结合起来。
因为一般的集成电路主动测验仪ATE为通用IC测验规划，但FPGA测验有上述特殊性，在芯片功用测验之前有必要对其进行特定的装备，不然芯片是不具备内部电路结构的，内部资源将无法测验，而通用的ATE要完结测验进程中的装备功用时，需求以人工或经过电脑专门编程修正装备数据生成测验体系可执行的测验鼓励办法进行装备，且假如装备数据较多，这个转化进程将或许比较杂乱，易用性不强，无法高效地用于FPGA器材的测验中，需求对FPGA测验规划专用的测验渠道以满意其装备测验需求。
咱们规划的体系完结了快速重复装备和测验的功用，装备数据能够直接引证EDA软件生成的位流文件而不需求像ATE相同转化成冗杂的测验鼓励办法，相较于ATE有必定的优势，对FPGA测验有必定的运用价值。
FPGA可重复装备和测验体系结构概述
体系框图如图1所示。
图1 可重复装备测验体系结构框图
体系功用的完结包括软件和硬件两部分。硬件部分包括PCI桥接芯片、FPGA1中的数据接口模块、装备模块、测验模块和被测FPGA。软件部分包括对完结FPGA装备部分的代码和完结FPGA测验部分的代码。FPGA1中的各硬件模块经过EDA软件以JTAG接口固化FPGA1中，其间FPGA1中的装备模块担任接纳来自PC方软件发送的装备数据，并发生对被测FPGA的装备时序，完结装备进程，测验模块担任发送测验鼓励和收回被测FPGA的呼应数据，等候PC方软件的收回。
体系软硬件交互流程
整个体系经过软硬件的数据交互完结对被测FPGA的主动装备和测验的流程，软硬件交互的流程从图2能够表现：体系启动后，首要需求开端对被测FPGA进行数据装备，由软件向硬件发送装备开端指令，硬件接纳指令后对被测FPGA发生装备开端的时序，告知被测FPGA预备接纳装备数据。当软件查询到装备模块中的状况寄存器值代表等候数据时开端发送装备数据。装备数据发送完结后，软件经过读取装备模块的状况寄存器值判别装备是否成功，决议是否能够开端测验。假如装备成功，软件则开端向被测FPGA发送测验鼓励数据并读回测验呼应保存在电脑中，由软件对测验呼应进行剖析决议是否需求进行下一次装备和测验流程。假如需求，在必定的延时之后软硬件将回复初始状况，并挑选新的装备数据和测验数据，开端新一轮的装备后测验流程。
图2 FPGA芯片主动重复下载主动测验体系软硬件交互流程图
软硬件数据交互的通路是PCI总线，软件向FPGA1发送指令或数据时，软件经过PCI运用编程接口函数将数据放到PCI总线上，PCI桥接芯片将较为杂乱的PCI接口信号转化为相对简略的Local Bus数据信号，由FPGA1中的接口模块接纳并发生相应的动作。而软件向FPGA1读取数据的通路则相反。图3和图4别离是软件在VC++6.0环境中断点调试发送指令和软件向FPGA1发送指令时由嵌入式逻辑剖析仪SignalTAP II捕捉到的指令数据和接口模块波形。
图3 VC++6.0环境中断点调试指令发送
图4 嵌入式逻辑剖析仪SignalTAP II波形
图4中ADS_N、BLAST_N、LWORD_N、LHOLD、LHOLDA是Local Bus的接口信号，ConfigEnd和ConfigStart是别离代表装备结束和装备开端的标志寄存器，LA是接口的地址信号，用于模块中操控寄存器的寻址，LD是接口的数据信号，用于指令数据的发送和数据的收回。
以装备开端指令的发送为例，从图3图4两图中能够看出软硬件交互进程中的指令发送办法，在VC++中单步调试，发送一个开端指令0x01到装备指令寄存器地址0x01，经过硬件模块的接口动作，用嵌入式存储器SignalTap II中捕捉到LA的数据为1h，LD上的数据为1h后ConfigStart寄存器置高，装备开端。
装备速度测验试验
软硬件详细计划规划结束后，软件在Visual C++6.0环境下完结并调试。硬件在QuartusII7.1软件下编译。
为了比照根据PCI总线的FPGA高速装备计划与根据ByteBlasterII JTAG下载电缆的速度功用，首要运用QuartusII7.1软件选用JTAG办法对FPGA2装备5次，核算每次下载所示时刻，得到如表1中所示的数据；再运用本体系中根据PCI总线的装备功用对FPGA2装备5次，软件会自行核算总的下载时刻，得到如表1中所示的数据：
从表1的数据比照中能够看到，根据PCI总线的主动下载装备办法要比根据JTAG电缆的下载装备办法进步超越20倍的速度，假如运用根据JTAG电缆对某大容量的FPGA下载需求近20分钟的话，运用PCI下载办法则只需不到1分钟的下载时刻，具有显着的速度优势，大大节约了FPGA测验中的数据装备时刻。
总结
该FPGA芯片测验渠道具有以下特色：
（1）针对FPGA测验的特色：需求重复对待测FPGA装备，规划了FPGA在线装备模块和主动测验模块，从概念上开始完结了主动重复下载和重复测验的功用，为FPGA主动化测验寻找到一个好办法；
（2）使用软件的灵活性进步了测验体系中具有可调查性好和可操控性强的优势；使用硬件结构上并行度高、速度快的优势进步了测验的功率；
（3）相较于专业的ATE设备，该体系软件可控性更强，装备数据更便利。
