曾几何时，运用xilinx器材的工程师都开端触摸了Ultrafastdesign methodology 这个新名词。这个名词简称为UFDM，可以说是xilinx总结的关于FPGA规划方方面面的一种规划办法学。它其间的许多内容或许在于V6、V5那一代就提到过。比方xilinx器材关于复位信号的运用准则这一点，很早就提出了。UFDM有点相似咱们都学习的“三个代表”这些，把FPGA规划的精华、注意事项收拾在一起，还有针对于软硬件规划的checklist，愈加全面的协助工程师削减debug的时刻。
UFDM主张正确的HDL coding风格来满意方针器材，评论时序束缚和时序收敛。正确的IO束缚，IO管脚分配和布局，物理束缚，并供给了满意时序收敛的技巧和让FPGA作业快速安稳的办法。
在通讯，医疗，航空和消费电子范畴，FPGA的规划变得越来越杂乱，不断添加器材的容量、规划的功能。在TIme to market的要求下，许多项目的规划周期都很时刻短，怎么在有限时刻内，正确的完结规划需求是产品量产的要害。
Vivado中UFDM是一切运用xilinx器材的工程师的最佳经历的调集，覆盖了包括单板规划、IP创立、规划完结，时序技巧，硬件debug等内容。运用UFDM会指引工程师成功完结项目预期。
Xilinx主张规划者运用UFDM首要阅览ug949，这个文档包括许多PCB规划的细节，FPGA功耗评价查看，DRC查看的规矩。遵从文档的内容，可以防止因不合理的布局引起的TIming收敛问题，节约debug时刻。
图1.Greaterimpact on QOR
图1是一张FPGA规划流程图，每个FPGA规划项目基本上都是器材选型、IO分配和PCB布局、RTL完结、归纳布局布线和时序收敛、装备下载和调试几个阶段。在规划初期，当咱们运用vivado做FPGA规划时，咱们有许多挑选，这些挑选都可以直接影响到整个规划的功能。比方，咱们可以挑选根据C言语来完结规划，也可以经过HDL言语来描绘规划，这都会极大地影响整个规划的质量。在整个规划流程，运用vivado UFDM东西不断发生时序陈述和成果，不断批改XDC和源文件的代码，这样就会节约后边布局布线许多时刻。
规划流程的后边几个阶段，对整个规划的功能影响都比较有限了，从100x 到1.1X。
别的UFDM也提到了coding需要和硬件结构相匹配的，许多规划代码仅考虑完结而不考虑FPGA的规划底层，这样在TIming上也很难收敛，尽量多运用BRAM、DSP slice等FPGA特有的资源。
期望UFDM可以对规划有所协助，成为你规划的小帮手！
