作为一个电路规划师，我整个职业生涯都花在接口电路上，串行并行都做过，且速度不慢(DDR3-1600Mbps, SerDes 30Gbps)，这个问题不答实在技痒难耐。现已看到的答案中，咱们根本上都命中了要害的知识点，可是没有把背面的逻辑说清楚，也没有人从电学特性和经济 的视点剖析这个问题。大吹牛皮，欢迎咱们拍砖。
———-弥补——–
名词解释:
Mbps, Gbps: 一百万比特每秒，十亿比特每秒
skew：时刻误差，A比B快/慢一秒，就叫skew一秒
PCB：印刷电路板，也便是大多数电路板
IO： 输入输出电路
cable： 线缆
SerDes：串行转并行，并行转串行
还有人说贯口最快的，咱们来算一算。业界现在很多运用的28Gbps SerDes，传一个比特只需35.7皮秒，这点时刻光在真空中能够走上一厘米，连角膜到视网膜都不行。哪个快?
———-正式答案的分割线——–
先说我的答案，串行接口为啥比并行接口快?是因为串口的特性和运用场景，决议了它愈加适宜选用一些进步单根信道速率的规划办法，这些办法用在并口上并不适宜。
评论这个问题，首要要搞清楚界说，什么叫并行接口(parallel link)? 什么叫串行接口(serial link)?这就能够吵一天。
并 口代表DDR说：“我是并口的纯粹血缘杰出代表，每8bit要趁便一对DQS线作为时钟，每个bit都要同步到这对DQS上去，skew超支就不能工 作，64位DDR3-1600总带宽能够到100Gbps，哪个串口做得到”?不才冷笑，说：“别以为我不知道你的内幕，别看你IO是1.6G，内存操控 器给你的一般都是4位并行的400M，你要先悄然做一下并行转串行，再输出。况且你传64bit数据需求80根全速率的DQ/DQS线，还要20多根半速 率指令地址线，均匀下来一根线1G还不到”。
XAUI举手问：“我算串口么?XAUI一定是8组16根差分线，4组读4组写，缺任何一组都不契合协议，看着很并行啊?” 32位的PCI-E也一脸关怀的等着答案。
咱们先这么界说：在一个独立的信道上，每次一起传输1bit为串口，每次一起传输多个bit为并口。 规范的串口如XAUI，HDMI等，每对差分线组成一个信道(channel),每个信道是否能成功传输并不取决于其他信道。而DDR这种，10根线组成 一个信道，每次一起传8bit，错了某一bit只能重新传，便是规范并口，芯片内部的并转串和IO并不相关，不影响定性。依照这个界说，咱们看看各种接口 协议怎样区分呢?我觉得现已很清楚了，以单个channel的传输速率衡量，串口一般来说更快。下一个问题便是，为什么呢?
这是一个电学问题，但首要是一个经济问题。
对 任何一种协议，进步总带宽不过是两种办法，首要要进步单根线的传输速率，其次只能添加电线的数目。添加线的数目实在费钱，首要现在的芯片往往IO都很紧 张，添加了IO PAD还要搭上额定的ESD和面积;封装和PCB上添加额定的线更杂乱更贵这就不必说了，关于某些用cable的协议根本便是不行承受的。你是乐意插16 根网线仍是一根?接电视机的时分喜爱一根线的HDMI，仍是五根线的RGB+音频?还有 @Arthur Wang 说到的150米长线。。。。。。况且并口还要对这些线进行长度匹配，想想头就大了。
前史上，工程师们确实是先做了串口，速度不行没办法只好含泪加电线上并口，直到他们发现了三大法宝来提速，并口的动力就不那么微弱了，正如 @auxten 所言。可是在芯片内部，添加总线宽度的价值并不高，因而CPU里边有个1024位的数据总线也不古怪。
为了进步单根线的传输速率，有必要要讲到咱们模仿电路工程师的三大法宝，差分信号(differential signaling)，时钟-数据康复(Clock-Data Recovery，简称CDR)，和信道均一化(Channel Equalization，Eq)。
差分信号的优点 ，不外乎抗搅扰能力强，引进的噪声也比较小，尽管有必要要两根线，但速度从几百M进步到几G，仍是很值得的。
CDR的优点 @龚拂晓 也说过了，消除了skew，减少了时钟的功耗和噪声(但多出了CDR电路自身的功耗和噪声)，一起避免了电磁搅扰。想想在PCB或许电线上传一个15G的时钟，太带感了，幸而咱们不必做这种事。
信道均一化 适当值得一提，这才是SerDes高速开展的决议性要素，所以我决议花点文字讲一下。
一般来说，实在国际中的信道都是低通特性的，处处都是小电容，所谓绝缘体中的分子在高频情况下吸收电场能量，再加上金属线中的趋肤效应，所以咱们想要的高频信号走不了多远就不像姿态了，比方下面某信道的频率特性(绿线)。
如图所示，在对应28Gbps的频点上，信号能量被衰减了30db，电压起伏只剩3%了;在对应56Gbps的频点上更惨，65db意味着信号电压摆幅剩余不到千分之一。在这种信道中，发送端一个完美美丽的数据眼图：
到了接纳端会变成这样的一堆废物：
什么都辨认不出来对吧。可是，通过咱们聪明的工程师们一番尽力，均一化开关翻开，信号就变成了这样：
奇特么?我觉得挺奇特的，我知道的电子工程师们第一次看到这个，没人觉得不奇特。
下面一个重要的问题，已然有了三大法宝，他们只能用在串口上吗?
答案很显然，不是，串口能够用的，咱们并口相同能够用。那为什么并口不必呢?
差分信号这条不必说了，并口的电线原本现已够多了，数目还要再翻一倍?体系工程师会杀人的。
CDR 含义也不大，横竖你并口速度也不高，一堆数据线中趁便传下时钟，比做接纳端做CDR再采样每一位数据省劲多了。
信道均一化归于屠龙之技，不必差分信号的话也就传几百M，原本就没啥衰减，用这个干啥?仍是考虑下各种噪声串扰的问题吧。
所以答案就呼之欲出了。串口为啥比并口快?是因为串口的特性和运用场景，决议了它愈加适宜选用一些能够进步单根信道速率的规划办法，这些办法用在并口上并不适宜。
从 现有的运用看来，需求持续安稳高带宽的运用，往往运用高速串行接口，一根带宽不行再加一根，各种视频网络运用，根本如此。而一些前史留传速度不高的运用， 还有一些需求突发性高带宽的运用，并口依然存活，比方很特别的DDR。尽管XDR/GDDR/HMC/HCM这些新规范都在企图引进SerDes， 但DRAM职业的特别性仍是让并口持续存活着。
