摘要：跟着时钟速率的进步，运用高速示波器有源探头丈量延时的传统办法很难取得精确成果。这些探头成为高速信号通路的一部分，并形成被测信号的失真，引进差错。探头还必须直接置于器材引脚，以消除PCB (印刷电路板)引线长度发生的延时差错，满意探头方位的这一要求是困难而杂乱的进程。本文介绍了怎么运用TDR (时域反射计)丈量下降探头差错的办法，有助于进步传输延时丈量精度。
剖析办法
本文依据以下三个条件：
1.运用TDR (时域反射计)减小探头差错。TDR一般用来丈量信号通路长度与阻抗改变的联系。TDR也是丈量传输延2.时的重要东西。
2.防止直接勘探。因为加载的原因，有源探头会使丈量变得杂乱，并引进差错。
3.运用一个实例演示这一办法。本文将以MAX9979为例，该芯片为高速引脚电子电路，适合于ATE体系。芯片内部集成了双路高速驱动器、有源负载以及作业在1Gbps以上的窗比较器。
此处介绍的办法适用于任何高速器材。
TDR原理
TDR测验办法中，沿信号通路传输高速信号边际，并调查其反射信号。反射可以阐明信号通路的阻抗以及阻抗改变时信号延时的改变，TDR测验的简略示意图如图1所示:
图1. TDR原理，TDR丈量依据反射系数ρ，其间ρ = (VREFLECTED/VINCIDENT)。终究，ZO = ρ × (1 + ρ)/(1 – ρ)。从图1可以得到两个重要概念：
1.TDLY是咱们即将丈量的PCB (印刷电路板)引线延时。
2.ZO是被测PCB引线的阻抗。
仪器和*估板
为了丈量纳秒级的延时，需求十分快的脉冲发生器、高速示波器以及高速探头。咱们也可以运用具有TDR丈量功用的Tektronix? 8000 (图2)系列示波器(TDS8000、CSA8000或CSA8200)，合作80E04 TDR采样模块运用。本文选用MAX9979EVKIT (*估板)、Hewlett Packard 8082A脉冲发生器和TDS8000/80E04进行演示。图3所示为MAX9979EVKIT部分电路。可以挑选运用任何具有TDR功用的高速示波器和任何高速差分脉冲发生器，相同可以取得类似成果。
图2. Tektronix TDS8000系列具有采样形式的示波器
图3. MAX9979EVKIT (部分)
剖析中将进行以下丈量：
1.从PCB的SMA边际衔接器DATA1/NDATA1至MAX9979 IC输入引脚DATA1/NDATA1的延时。从MAX9979的DUT1 (被测器材)输出经过SMA衔接器J18的延时。
2.衔接DUT1输出至CSA8000的测验电缆延时。
3.从DATA1/NDATA1输入至DUT1输出，经过电缆抵达CSA8000的总延时。
4.终究，核算MAX9979的实践延时。
DATA1/NDATA1输入建模
因为人们对TDR呼应比较困惑，咱们首要运用SPICE仿真器构建输入延时的模型。然后咱们将仿真成果与实践丈量进行比较，参见图4。
图4. 等效输入原理图和终究仿真模型
图4注释：
1.PCB引线设定为6in长，阻抗为65Ω。实践上，这是DATA1/NDATA1 PCB引线的实在阻抗。抱负状况下为50Ω，但咱们从TDR丈量成果将会看到该值为63Ω。
2.NDATA1输出端接至地。因为DATA1和NDATA1对称，并且间隔MAX9979引脚的长度相同，所以仅丈量DATA1的PCB引线。
3.对信号发生器的12in电缆进行建模，但实践传输延时丈量证明并不需求这一建模。
DATA1/NDATA1输入仿
图5所示为TPv3的SPICE仿真波形。
图5. 图4所示模型的SP%&&&&&%E仿真(节点TPv3)，在MAX9979EVKIT DATA1输入收集到的数据。
从图5数据可以得出以下几点定论：
1.输入信号为阶跃函数。这次仿真中，阶跃起伏为0.5V。以此模仿CSA8000发生的TDR信号。
2.时刻代表模型中不同单元的延时：
a.第1级标明发生器的12in电缆。延时大约为3ns，是实践延时的两倍。实践电缆延时为1.5ns。
b.第2级标明DATA1 PCB引线。延时大约为2ns，PCB延时为该值的一半，或1ns。
c.其它延时为脉冲经过DATA1 PCB引线的反射。
3.Y轴反映了不同元件的阻抗，单位为伏特，可转换为阻抗。
4.X轴为单次输入阶跃信号形成的模仿信号反射，参照图1对信号进行比较。这些信号的长度代表经过不同元件的延时。
MAX9979的传输延时丈量
依照以下六个过程进行传输延时丈量。
第1步：丈量衔接DUT1节点到CSA8000笔直输入的2in长SMA电缆的延时(图6)。
图6. 2in SMA电缆的CSA8000 TDR
丈量时：
1.将2in长SMA-SMA电缆衔接至80E04 TDR模块的一路输入，另一端坚持开路。
2.运用TDR的下拉菜单进行丈量。
3.留意，这看起来很像图1中的“开路”示例。此处测得的延时为804ps，因为是两倍的电缆延时，所以电缆延时为402ps。
4.还需留意的是，第2级阶跃实践为顶部和底部之间的一半。依据TDR原理，标明2in长度电缆实践阻抗为50Ω。
5.这条2in电缆是咱们丈量延时的通路之一。
第2步：丈量DATA1输入信号的PCB引线延时/阻抗。
图7. DATA1 PCB TDR阻抗丈量
从该数据可以取得以下几项信息：
1.图7与图5中的仿真曲线相同，证明了模型的精确性。
2.光标用于丈量线路阻抗。第1级阶跃为49.7Ω，代表CSA8000电缆。与咱们的预期成果共同。
3.第二光标显现97.8Ω，为MAX9979内部DATA1/NDATA1两头的100Ω电阻(参见图4)。与咱们的预期成果共同。
4.第2级阶跃阻抗不是50Ω。这一级为DATA1 PCB阻抗，大约为63Ω。这意味着DATA1和NDATA1的PCB引线不是咱们所期望的50Ω。
5.大幅值为150Ω，是额定的50Ω电缆和100Ω电阻，只存在于第3级反射。
该丈量可以简化为：
1.将12in SMA电缆的一端衔接至CSA8000。将电缆另一端衔接至MAX9979EVKIT的DATA1 SMA输入衔接器。
2.将NDATA1的SMA衔接器经过SMA接地，从图4可以看出这一点。12in SMA电缆的长度与延时丈量无关，但应尽可能短。
3.无需对MAX9979EVKIT供电。该丈量针对焊接到电路板上的MAX9979进行，但不需求上电。有些用户更喜爱运用没有焊接器材的电路板进行丈量。断开MAX9979将发生更明晰的3级阶跃信号，仿真图1所示开路状况。两种装备下，实践时刻丈量成果相同。
图8. 波形与图7相同，但为扩展后的波形，丈量延时。
图8所示，丈量第2级阶跃—DATA1 PCB引线延时。留意：
1. 第1级阶跃为电缆，咱们对其延时并不感兴趣。
2.丈量值为1.39ns，PCB延时为该值的一半，或为0.695ns。这一延时的确大于模型的延时，但咱们仅运用模型预算延时加以比较。
3.丈量在信号的歪斜沿进行。这些歪斜沿代表电路板SMA和MAX9979 DATA1引脚的电容效应。因而，在这些歪斜沿之间进行丈量可以保证测验成果包含了SMA和PIN延时。还需留意的是，波形中存在凸峰：这是SMA衔接器与电路板之间的电感发生的。由此，需求在凸峰之前进行丈量，以保证获取无缺的电路板延时。进一步的TDR丈量读数将突显这些电容和电感形成的歪斜沿和凸峰。
第3步：丈量DUT1输出信号的PCB引线延时/阻抗。
图9. DUT1 PCB TDR延时和阻抗丈量
图9所示示波器波形是选用与图7、图8相同的设置发生的。咱们现在选用一条2in长SMA电缆衔接CSA8000 80E04模块MAX9979EVKIT的DUT1 SMA。留意：
1.第1级阶跃标明2in电缆。TDR信号为0.5V，第1级阶跃为250mV。阐明咱们电缆的阻抗为50Ω，与预期状况共同。
2.DUT1延时是在两个歪斜沿之间进行丈量得到的，与上述DATA1丈量阐明相同。可是，需求留意的是：这些歪斜沿之间的电平相同为50Ω。该值标明较短的DUT1 PCB金属线十分接近于抱负的50Ω。
3.从上述内容得到DATA1引线阻抗为63Ω，DUT1节点阻抗为50Ω。这意味着DATA1输入的金属线宽比DUT1输出的线宽窄。抱负状况下，它们应该相同。TDR丈量发现了这一差异，这不一定是体系过错。DUT1引线阻抗稍高是因为较窄的金属线形成的，但它一起也减小了DATA1金属线的电容。数据线是最长的引线，为了保证最宽频带的要求，该电容应尽小。
4.DUT1的PCB延时很难丈量，其阻抗与电缆相同。假如MAX9979没有焊接到电路板上，咱们将看到“开路”状况的三级阶跃信号。可是，在焊接了MAX9979的条件下依然可以丈量到这一延时。经过检查电容效应发生的歪斜沿，可以看出SMA衔接器在电路板的焊接方位以及MAX9979 DUT1引脚的方位。咱们相同可以检查SMA衔接器电感发生的凸峰，承认它处于两个歪斜沿之间。处理了这些问题，可以测得延时为360ps，将该值折半，得到实践DUT1 PCB电路板的延时，该延时为180ps。
第4步：用两条相同的SMA电缆衔接差分信号发生器，丈量CSA8000的基线延时。
图10. 丈量来自发生器的DATA1/NDATA1信号
图10所示，C1和C2是两个互补PECL信号，幅值大约为450mV。这些DATA1和NDATA1信号直接由外部的信号发生器发生，送入CSA8000输入。咱们选用CSA8000的20GHz采样探头，从该数据可得出以下成果：
1.M1是差分信号C1 – C2的数学核算值，幅值为900mV，10%/90%上升和下降时刻接近于700ps。这意味着DATA1/NDATA1信号上没有任何搅扰。
2.咱们还对Crs或M1差分信号的过零点进行丈量，测得数据为29.56ns。触发示波器，咱们仅重视这些过零点中的一个。给MAX9979上电，然后丈量相同过零点，因为它是经过整个电路板的延时。
3.该延时还包含两条输入电缆的延时，因为这些电缆也被用于丈量经过电路板的信号延时，其延时彼此抵消。尽管如此，最好仍是运用尽可能短的电缆，仅仅该延时对传输延时丈量并不重要。
第5步：MAX9979EVKIT上电。
图11. MAX9979上电并为CSA8000的50Ω负载发生3V信号
将DATA1和NDATA1信号衔接至已上电的MAX9979EVKIT的DATA1/NDATA1输入。运用与第4步相同的电缆。依照传输延时丈量技术资料的规则，将MAX9979设置为规则的0V至3V信号，并将输出端接至50Ω。本例中，50Ω负载为CSA8000输入，从图11取得的数据点显现：
1.当时的输出信号幅值为0V至1.5V，与预期状况共同，因为50Ω负载的存在而被除以2。
2.上升和下降时刻彻底在MAX9979的技术目标范围内。由此，咱们可以承认由洁净、有用的DATA1/NDATA1驱动发生无缺、洁净、有用的输出。
3. CSA8000坚持与第5步相同的设置，触发办法与第4步相同。咱们可以看到过零点为33.77ns。
第6步：核算MAX9979的传输延时。
经过MAX9979EVKIT的总延时为：
33.77ns – 29.56ns = 4.21ns
核算丈量成果：
1.减去0.695ns的DATA1 PCB引线延时，所得延时为3.515ns。
2. 减去0.18ns的DUT1 PCB引线延时，所得延时为3.335ns。
3.减去CSA8000的2in电缆延时，该延时为402ps，所得延时为2.933ns。
MAX9979技术目标中，这种装备下的标称延时为2.9ns。这儿，咱们可以得到焊接了MAX9979的*估板的延时为2.933ns，十分接近于预期值。
总结
1.以上剖析标明运用TDR丈量传输延时具有以下优势：
2.传输延时丈量成果十分精确。
3.无需有源探头(防止由此引进的差错)。
4.简略技巧可用于绝大多数传输丈量。
5.阻抗丈量保证正确的衔接器和PCB引线阻抗。
6.运用TDR信号可以剖析信号通路的附加%&&&&&%和电感，必要时可作为重新规划的反应信息。
7. 简化模型和仿真东西保证取得正确成果，并可验证丈量装备。
8.选用杰出的测验办法丈量要害目标。
跟着信号速率的进步，时序丈量的差错和过错会形成不正确的电路规划、器材挑选及体系规划。高速丈量中坚持杰出的办法可以防止亡羊补牢形成的丢失。本文着重强调了这些杰出的规划习气。
