选用FPGA完结四阶IIR数字滤波器，通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB，阻带衰减大于32dB。常用的数字滤波器有FIR数字滤波器和IIR数字滤波器。FIR数字滤波器具有准确的线性相位特性， 在信号处理方面运用极为广泛，并且能够选用事前规划调试好的FIR数字滤波器IP Core来完结规划。别的，关于相同的规划目标，FIR滤波器所要求的阶数比IIR滤波器高5~10倍，本钱较高，并且信号的推迟也较大。IIR滤波器所要求的阶数不只比FIR滤波器低，并且能够运用模仿滤波器的规划效果，规划工作量相对较小，选用FPGA完结的IIR滤波器相同具有多种优越性。
数字滤波器实际上是一个选用有限精度算法完结的线性非时变离散体系，它的规划过程为：首要依据实际需求确认其性能目标，再求得体系函数，最终选用有限精度算法完结。依据需求，本体系的规划目标为：模仿信号采样频率为2MHz，每周期最少采样20点，即模仿信号的通带边际频率为fp=100kHz，阻带边际频率 =1MHz，通带动摇 不大于0.1dB (通带差错不大于5%)，阻带衰减A s不小于32dB。体系函数的核算选用Matlab软件比较便利。
本文选用一个折中的办法完结，即乘加单元(MAC)的乘法器选用阵列乘法器，而不运用串行乘法器，以进步运算速度。需求留意的是，MAX+plus II的LPM库中乘法运算为无符号数的阵列乘法，所以运用时需求先将两个补码乘数转换为无符号数相乘后，再将乘积转换为补码乘积输出。每个二阶节完结一次运算共需求6个时钟周期， 并且需选用各自独立的MAC完结两级流水线结构，即每个数据通过两个二阶节输出只需求6个时钟周期。
