广告

您的位置 首页 软件

ADI:多通道数据收集(DAQ)体系的功能优化: 关于输入树立时刻的不为人知的故事

文章转自ADI官网,版权归属原作者所有 摘要在多通道多路复用数据采集系统中,增加每个A

文章转自ADI官网,版权归属原作者一切

摘要

在多通道多路复用数据收集体系中,添加每个ADC的通道数量可改进体系的全体本钱、面积和功率。现代逐次迫临寄存器模数转化器(SAR ADC)具有高吞吐量和高能效,使得体系规划人员能够完成比以往更高的通道密度。本文将阐明多路复用器输入端的树立瞬变(由多路复用器输出端的大标准开关瞬变引起)导致需求较长收集时刻,使得多通道数据收集体系的全体吞吐量显着下降。然后,本文将侧重论述使输入树立时刻最小化以及进步数据吞吐量和体系功率所需的规划权衡。

什么是多通道DAQ?怎么衡量多通道DAQ的功用?

多通道数据收集(DAQ)体系是一个与多路输入(一般是传感器)接口的完好信号链子体系,其首要功用是将输入端的模仿信号转化为处理单元能够了解的数字数据。多通道DAQ体系的首要组成部分有模仿前端子体系(缓冲器、开关元件和信号调度模块)、模数转化器(ADC)及数字接口。关于高速精细转化器,开关元件(一般是多路复用器)放置在ADC驱动器和转化器自身之前,以运用现代ADC的先进功用。SAR ADC兼具高速度和高精度功用,是这些运用最常用的ADC类型。

Figure 1
图1. 典型的根据SAR ADC的多路复用数据收集体系框图

用于工业和医疗运用的高通道密度精细DAQ体系致力于将最多的通道压缩到尽或许小的区域中。经过如下手法,多路复用DAQ体系一般能够完成高密度、高吞吐量和杰出的能效:

  1. 运用高速精细SAR ADC
  2. 每个通道运用最低采样速率
  3. 最大程度进步SAR ADC转化器运用率,其间:
Equation 1

n为通道数。对每个转化器而言,多通道数据收集体系的总吞吐量由下式给出:

Equation 2

这表明多通道DAQ体系的总吞吐量不只取决于SAR ADC的速度和分辨率,还取决于此转化器的运用状况。

推迟怎么影响多通道DAQ体系的功用?

在有树立推迟的状况下,ADC的实践采样和转化周期会添加一项td,导致转化器的实践最大采样速率由下式给出:

Equation 3

其间TADC是ADC每个样本的采样周期(大多数ADC数据手册一般都会供给,更常见的方式是SAR ADC采样速率的倒数,以”秒/样本”为单位)。关于非零推迟td,多通道DAQ体系的实践最大采样速率总是小于转化器采样速率,导致转化器运用率一直低于100%。由此能够理解,采样和转化周期上添加的任何推迟都会下降转化器的运用率。当与前面关于总吞吐量的表达式联系起来时,多通道DAQ能够包容的最大通道数量就会削减。总归,任何树立推迟都会下降多通道DAQ体系的通道密度和/或总吞吐量。

什么是多路复用器输入切换毛刺和输入树立时刻?

当多路复用器从一路输入切换到另一路输入时,输出依然有前一输入通道的回忆,其表现方式为多路复用器的输出负载电容和寄生漏极电容中存储的电荷。这关于高容性负载(例如ADC驱动器和ADC自身)更为显着,因为这些存储的电荷没有低阻抗途径能够走。乃至能够说这些电荷被困住了,原因是输出为容性,而且现代多路复用器选用先开后合(BBM)机制,故多路复用器具有高阻抗。只要切换到下一路输入,这些电荷才干被释放电。

Figure 2
图2. 切换前状况(左),切换后,发作电荷同享,敏捷引起电压下降ΔV(右)

切换后,输入电容CA将并联到输出电容COUT。可是,CA和COUT开始或许处于不同的电位,这将导致CA和COUT之间发作电荷同享。关于超高带宽多路复用器,电荷同享简直当即发作,导致多路复用器输入端呈现高频毛刺。此毛刺的起伏ΔV由下式给出:

Equation 4

其间ΔVC是切换之前电容电压的差值。多路复用器输入侧发作的瞬态毛刺现象便是一般所说的反冲,其关于具有高容性负载(例如ADC、容性DAC和采样电路等)的开关运用更为遍及。这个话题在MT-088中已做扼要阐明。转化器要发作有用数据,毛刺有必要稳定在输出的1 LSB以内,而输入稳定在1 LSB以内(并坚持在该规模内!)所需的时刻便是输入树立时刻(tS)。tS是前面描绘的推迟td的组成部分,它对此项的奉献或许是最大的。

当ADC不像现在这样快时,这些毛刺及相应的输入树立时刻微乎其微,能够忽略不计。可是,跟着ADC速度的进步,转化器采样周期变得越来越短,挨近输入树立时刻的量级。如前所述,当ADC周期TADC等于输入树立时刻tS(事实上是td)时,转化器运用率大大下降至50%。这意味着咱们只运用了转化器的一半才能!需求重申输入树立时刻的重要性,它应与精细转化器的当时技术同步开展,为进步多通道DAQ体系的功用铺平道路。

怎么最大程度缩短输入树立时刻?

为使开关毛刺最小化,一般在缓冲放大器和多路复用器之间运用一个RC滤波器(拜见 CN-0292),称之为缓冲器网络。图3显现了一个双通道多路复用模仿前端子体系的信号链子体系及其相应的开关时序图。

Figure 3
图3. 多通道DAQ体系的双通道多路复用模仿前端子体系及相应的时序图

缓冲器RC作为主导极点,假定多路复用器相关于放大器和缓冲器RC具有十分高的带宽,那么输入毛刺和树立瞬变可近似为具有一阶(指数)呼应。为了进一步剖析输入毛刺,图4具体显现了输入毛刺瞬态呼应。

Figure 4
图4. 剖析切换期间的多路复用器输入毛刺:时序界说和规划方针

关于一阶假定,差错VERROR的表达式是一个关于时刻的递减指数函数。VERROR的初始值(切换时的值)为毛刺起伏ΔV,其将以缓冲器RC值决议的速率衰减。VERROR稳定在1 LSB以内所需的时刻被界说为输入树立时刻。

另一方面,转化器以周期tACQ采样(也称为收集时刻)。在tACQ曩昔后的ADC转化阶段,转化器将量化任何可用的采样数据。假如VERROR衰减速度过慢,导致其未稳定在某一值(1 LSB到几个LSB)以内,就会发作问题。这将导致当时样本被前一模仿输入损坏,引起ADC通道之间的串扰。考虑到输入树立时刻,有必要保证输入树立时刻小于转化器收集时刻,以使差错最小。而且,进一步减小tS还为运用更快转化器以进步体系总吞吐量和密度供给了时机。

运用咱们的数学技术,当ΔVC为满量程输入规模且VERROR到达至少1LSB(多路复用器输出在方针电平的1 LSB以内)时,能够推出最差状况下的最快输入树立时刻表达式。多通道DAQ体系规划人员将具有两个规划抓手:缓冲器时刻常数和CA/COUT比率,然后得出输入树立时刻的表达式:

Equation 5

这儿能够看出,输入树立时刻是缓冲器时刻常数τ和VERROR稳定在1LSB以内所需的时刻常数数量η的线性函数。削减输入树立时刻的最直接办法是运用时刻常数较小的缓冲器网络,这很有含义,因为较快的(高带宽)缓冲器网络会下降时刻常数。可是,这种办法将带来一组不同的触及噪声和负载的权衡。另一方面,η项最小化也能够达到相似的成果。

η是缓冲器电容(CA)与输出电容(COUT)之比的函数。假如1 LSB等于满量程输入规模除以2的N-1次方(N为位数),而且最差状况下ΔVC等于满量程输入规模,则该表达式能够进一步简化。

Equation 6

公式6或许不那么直观,很难可视化,所以仅运用10位、14位、18位和20位分辨率的半对数图来阐明或许更好,如图5所示。

Figure 5
图5. 树立至1 LSB所需时刻常数的图形

能够看出,CA/COUT值越高,则树立时刻越短;电容比十分高时,树立时刻乃至挨近0。COUT实质上是多路复用器的漏极电容和后续各级的输入电容,因而只要CA坚持比较灵敏的自由度。关于10位分辨率,要使树立时刻为0,CA须比COUT大至少1000倍;关于20位体系,至少要比COUT大1,000,000倍!举例来说,关于10位和20位体系,为使树立时刻为0,100 pF的典型负载别离需求100 nF和100μF的缓冲器电容。

总归,输入树立时刻最小化能够经过两种办法完成:

  1. 对缓冲器网络运用高带宽
  2. 相关于COUT,运用较高的CA值。

高带宽和大缓冲器电容可最大极限地削减输入树立时刻,所以运用最高带宽和最大电容就行了

非也!有必要考虑RC负载效应和放大器的驱动才能!为了研讨缓冲器网络对缓冲放大器的负载影响,应在频域剖析模仿前端子体系。

因为咱们将输入毛刺树立在一阶呼应的思想上,所以缓冲器网络极点应该便是最首要的奉献者。换句话说,缓冲器带宽应该小于缓冲放大器和多路复用器的带宽,以防止多极点交互,保证一阶近似树立。

Figure 6
图6. 缓冲和缓冲器等效电路(左)与放大器和缓冲器网络的等效阻抗(右)

典型缓冲架构由缓冲(G = 1)装备的精细放大器与缓冲器网络级联组成。在频域中剖析,此子体系的输出取决于缓冲器输入阻抗与缓冲器输入阻抗和放大器闭环输出阻抗之和的比率。查看可知,为防止负载效应,缓冲器输入阻抗应该大于放大器闭环阻抗,如公式7所示。

Equation 7

也便是说,为防止缓冲器网络成为缓冲放大器的负载,咱们应该:

  1. 增大缓冲器时刻常数 RACA,以有用下降带宽
  2. 运用较小缓冲器电容 CA
  3. 挑选闭环输出阻抗十分低的放大器

前两个选项使咱们清楚地了解到负载效应和输入树立时刻之间的取舍。这约束了咱们能够运用的缓冲器带宽和电容的巨细。第三个选项引入了一个功用参数,挑选恰当的精细放大器时应予以考虑。还应考虑稳定性和驱动才能。

图7显现,关于具有满足带宽的精细放大器(例如-3 dB闭环带宽约为970 kHz的ADA4096-2,成果与现在进行的剖析共同,但少量波形在外。关于10 kHz的缓冲器带宽,最大CA发作最快的输入树立时刻。而关于200 kHz的缓冲器带宽,增大CA依然会加速树立时刻,直至发作负载效应。从成果中看到的欠阻尼呼应具有极小的毛刺起伏,但树立时刻比较小CA所发作的呼应要长,虽然后者的毛刺起伏较高。这凸显了细心研讨缓冲器怎么加载放大器的重要性,在为体系挑选器材时务必考虑这一点。

Figure 7
图7. 针对10 kHz(上方)和200 kHz(下方)缓冲器带宽的多路复用器输入,ADA4096-2放大器模型

如前所述,需求留意的一个放大器参数是闭环输出阻抗。运算放大器的闭环阻抗一般与其开环增益AV成反比。咱们还期望缓冲器网络具有高带宽以使树立时刻最短,因而要求放大器的-3 dB带宽乃至大于缓冲器带宽。除了较低的噪声、失谐和失调漂移外,最适合用于多路复用DAQ体系以完成最小输入树立时刻的精细放大器还有两个优先特性:1)具有高带宽,2)具有十分低的闭环阻抗。可是,这些优势的得来并非没有价值,而价值的表现方式便是功耗。例如,咱们能够查看图8所示的ADA4096-2和ADA4522-2的闭环阻抗。

Figure 8a
图8a. ADA4522-2数据手册中的闭环阻抗图
Figure 8b
图8b. ADA4096-2数据手册中的闭环阻抗图

考虑数据手册中的闭环输出阻抗图,以及ADA4522-2的-3 dB闭环带宽为6 MHz(标称值),明显可知它是更适合该运用的驱动器。但当功耗优先时,ADA4096-2的每个放大器的电源电流为60 μA(典型值),比ADA4522-2的每放大器830 μA(典型值)更具吸引力。虽然如此,这两款精细放大器都能够运用,终究取决于运用真实需求达到的方针。

结语

咱们怎么做最好?

为了最大极限地进步多通道DAQ体系的密度和吞吐量,输入树立时刻应小于或等于ADC收集时刻。任何额定的推迟都会下降多通道DAQ体系的功用。为使输入树立时刻最小化,需求进步缓冲器网络的带宽和电容,不过挑选元件值时有必要当心,防止频域中发作负载效应。最终,挑选最合适的精细放大器需求权衡功耗、闭环输出阻抗和-3 dB带宽,依照运用的真实需求确认其优先位置。

参阅电路

Corrigan, T. 运用笔记,怎么核算多路复用器的树立时刻和采样速率。ADI公司,2009年。

互动式规划东西:模仿开关树立时刻核算器。ADI公司。

MT-088, 模仿开关和多路复用器基本知识。ADI公司,2009年。

称谢

Dan Burton, Vicky Wong, Peter Ohlon, Eric Carty, Rob Kiely, May Porley, Jess Espiritu, Jof Santillan, Patrice Legaspi, Peter Hurrell, and Sherwin Almazan.

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qianrushi/ruanjian/44256.html

广告

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部