１、导言
在以往的ＤＳＰ规划中，选用ＴＴＬ、ＣＭＯＳ电路和专用数字电路进行设计时，器材对电路的处理功用是固定的，用户不能界说或修正其逻辑功用。但随着电子技能的开展和工程对所需功用杂乱程度的进一步进步，体系将需求许多芯片，这样，在芯片之间，以及芯片和印刷电路板的布线和接点也相应增多，因而导致体系的可靠性下降和功耗添加，这样也就越来越不能满意工程实践的需求。而大规模可编程逻辑器材ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ 和依据芯片的ＥＤＡＥｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｃ电子规划主动化 工具软件则可以处理这一问题。半导体技能的进步使ＡＳＩＣＡｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：特定用处集成电路 规划技能日趋完善，一起可编程逻辑器材在结构、工艺、集成度、功用、速度、灵敏性等方面的改善和进步，也为高效率、高质量、灵敏规划数字体系供给了可靠性。此外，ＣＰＬＤＣｏｍｐｌｅｘ Ｐｒｏ-ｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ 或ＦＰＧＡＦｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｒｒａｙ 技能的呈现，又为ＤＳＰ供给了一种簇新的办法，并使ＣＰＬＤ或ＦＰＧＡ规划的ＤＳＰ体系具有杰出的实用性和极强的实时性。
在Ｐｒｏｔｅｌ９９ｓｅ嵌套的ＰＬＤ９９的开发环境下，可编程逻辑器材规划可以直接面向用户要求，自上而下地逐层完结相应的描绘、归纳、优化、仿真与验证，直到生成可以下载到器材的ＪＥＤ文件，该办法结构谨慎，易于操作，其规划流程如图１所示。
２、实例介绍
在某工程中，要求使用ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５作为同步信号进行６４个通道的挑选，以使６４个通道在不一起刻进行作业，电路发生的发射脉冲连接在６４个双晶探头上，然后将双晶探头发生的原始回波信号ａ１，ｂ１，ｃ１，ｄ１经过ＡＤ８１８４四选一开关
输出到信号板进行处理。
３、规划进程
3．１ 确认规划意图
因为每一通道的电路都是相同的，考虑到硬件电路以及电路板容量的问题，可先将６４个通道分红１６组，即每块电路ＰＣＢ板规划四个通道，这１６组使用ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和拨码开关Ｓ１选通，然后使用ＳＹＮ０，ＳＹＮ１发生选通每块电路板的四个通道的选通信号Ａ０、Ａ１和输出使能ＥＮ，其电路原理如图２所示，信号的先后次第及逻辑关系见图３。
３．２ ＰＬＤ器材的挑选和输入输出的确认
因为ＣＵＰＬ言语与器材和生产厂家无关，依据规划意图和要求，最简略、最常用的ＧＡＬ２２Ｖ１０可以作为方针器材。依据ＧＡＬ２２Ｖ１０的技能资料和器材各个管脚的界说，可将同步信号ＳＹＮ０，ＳＹＮ１，ＳＹＮ２ ，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和拨码开关Ｓ１的四个管脚作为输入信号，即挑选２～１１为输入管脚，１３脚直接接地，１４～２０为输出管脚，其间１４～１７脚用来进行通道挑选，１８、１９脚作为ＡＤ８１８４的选通信号，２０脚作为ＡＤ８１８４的输出使能，参见图２。
３．３ 创立包含头信息的源文件
在ＰＬＤ９９的开发环境下，依据上述想象及管脚分配，使用Ｐｒｏｔｅｌ９９ｓｅ模板和硬件描绘言语ＣＵＰＬ界说输入输出管脚，以创立包含头信息的文本文件Ｔａｎ-Ｓｈａｎｇ．ｐｌｄ，然后用ＣＵＰＬ言语写出如下的中心变量逻辑式和逻辑等式注：因为描绘变量ＥＮ的乘积项过多，故将变量ＥＮ分红中心变量ＥＮ１和ＥＮ２ ，并完善文本文件。经过一系列设置后便可编译原文件，编译成功后会提示Ｃｏｍｐｉｌａｔｉｏｎ ｓｕｃｃｅｓｓｆｕｌ，办法如下：
／＊＊ Ｄｅｃｌａｒａｔｉｏｎｓ ａｎｄ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｖａｒｉａｂｌｅｓ ＊＊／
ＥＮ１＝！（ｋ１ ＆ ｋ２ ＆ ｋ３ ＆ ｋ４ ＆ ｓｙｎ２ ＆ ｓｙｎ３ ＆ ｓｙ
ｎ４ ＆ ｓｙｎ５
＃！ｋ１ ＆ ｋ２ ＆ ｋ３ ＆ ｋ４ ＆ ！ｓｙｎ２ ＆ ｓｙｎ３ ＆ ｓｙｎ４
＆ ｓｙｎ５
＃ｋ１ ＆ ！ｋ２ ＆ ｋ３ ＆ ｋ４ ＆ ｓｙｎ２ ＆ ！ｓｙｎ３ ＆ ｓｙｎ４
＆ ｓｙｎ５
＃！ｋ１ ＆ ！ｋ２ ＆ ｋ３ ＆ ｋ４ ＆ ！ｓｙｎ２ ＆！ｓｙｎ３ ＆ ｓｙｎ４
＆ ｓｙｎ５
＃ｋ１ ＆ ｋ２ ＆ ！ｋ３ ＆ ｋ４ ＆ ｓｙｎ２ ＆ ｓｙｎ３ ＆ ！ｓｙｎ
４ ＆ ｓｙｎ５
＃！ｋ１ ＆ ｋ２ ＆ ！ｋ３ ＆ ｋ４ ＆ ！ｓｙｎ２ ＆ ｓｙｎ３ ＆ ！ｓｙｎ
４ ＆ ｓｙｎ５
＃ｋ１ ＆ ！ｋ２ ＆ ！ｋ３ ＆ ｋ４ ＆ ｓｙｎ２ ＆ ！ｓｙｎ３ ＆ ！ｓ
ｙｎ４ ＆ ｓｙｎ５
＃！ｋ１ ＆ ！ｋ２ ＆ ！ｋ３ ＆ ｋ４ ＆ ！ｓｙｎ２ ＆！ｓｙｎ３ ＆ ！
ｓｙｎ４ ＆ ｓｙｎ５
ＥＮ２＝！（ｋ１ ＆ ｋ２ ＆ ｋ３ ＆ ！ｋ４ ＆ ｓｙｎ２ ＆ ｓｙｎ３
＆ ｓｙｎ４ ＆ ！ｓｙｎ５
＃！ｋ１ ＆ ｋ２ ＆ ｋ３ ＆ ！ｋ４ ＆ ！ｓｙｎ２ ＆ ｓｙｎ３ ＆ ｓｙ
ｎ４ ＆！ｓｙｎ５
＃ｋ１ ＆ ！ｋ２ ＆ ｋ３ ＆！ｋ４ ＆ ｓｙｎ２ ＆！ｓｙｎ３ ＆ ｓｙｎ
４ ＆ ！ｓｙｎ５
＃！ｋ１ ＆ ！ｋ２ ＆ ｋ３ ＆ ！ｋ４ ＆ ！ｓｙｎ２ ＆ ！ｓｙｎ３ ＆
ｓｙｎ４ ＆ ！ｓｙｎ５
＃ｋ１ ＆ ｋ２ ＆ ！ｋ３ ＆ ！ｋ４ ＆ ｓｙｎ２ ＆ ｓｙｎ３ ＆！ｓｙｎ
４ ＆ ！ｓｙｎ５
＃！ｋ１ ＆ ｋ２ ＆ ！ｋ３ ＆ ！ｋ４ ＆ ！ｓｙｎ２ ＆ ｓｙｎ３ ＆ ！
ｓｙｎ４ ＆！ ｓｙｎ５
＃ｋ１ ＆ ！ｋ２ ＆ ！ｋ３ ＆ ！ｋ４ ＆ ｓｙｎ２ ＆！ｓｙｎ３ ＆ ！ｓｙｎ
４ ＆ ！ｓｙｎ５
＃！ｋ１ ＆ ！ｋ２ ＆ ！ｋ３ ＆ ！ｋ４ ＆！ｓｙｎ２ ＆ ！ｓｙｎ３ ＆！ｓｙｎ
４ ＆！ｓｙｎ５）;／＊＊ Ｌｏｇｉｃ Ｅｑｕａｔｉｏｎｓ ＊＊／
ＥＮ＝ＥＮ１＆ＥＮ２
Ａ１＝！ｓｙｎ１ ＆！ＥＮ
Ａ０＝！ｓｙｎ０ ＆！ＥＮ
ａ＝！Ａ１＆！Ａ０＆ ！ＥＮ
ｂ＝！Ａ１＆Ａ０＆ ！ＥＮ
ｃ＝Ａ１＆！Ａ０＆ ！ＥＮ
ｄ＝Ａ１＆Ａ０＆！ＥＮ
３．４ 设置仿真向量
经过创立仿真测验文件ＴａｎＳｈａｎｇ．ＳＩ可进行仿真测验，当编译和仿真成功后，即可得到可下载到可编程逻辑器材的ＪＥＤ文件。该仿真测验文件Ｔａｎｓｈａｎｇ．ＳＩ如下：
ＯＲＤＥＲ：ｓｙｎ５，ｓｙｎ４，ｓｙｎ３，ｓｙｎ２，ｓｙｎ１，ｓｙｎ
０，ｋ４，ｋ３，ｋ２，ｋ１，ＯＥ，ＥＮ，Ａ１，Ａ０，ａ，ｂ，ｃ，ｄ；
ＶＥＣＴＯＲＳ：
００００００００００１ＬＨＨＬＬＬＨ
０００００１００００１ＬＨＬＬＬＨＬ
００００１０００００１ＬＬＨＬＨＬＬ
００００１１００００１ＬＬＬＨＬＬＬ
从仿真成果很明显地可以看出：拨码开关的四位Ｋ１，Ｋ２，Ｋ３，Ｋ４别离代表００～０Ｆ（十六进制码）这１６组，而每组的四个通道的输出为ａ，ｂ，ｃ，ｄ；因为ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５可组成００～３Ｆ（十六进制码）共６４个通道，然后完结了使用ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５分时选通６４个通道回波信号的功用。因为ＥＮ一直为低电平信号，因而确保了ＡＤ８１８４的选通信号可以起作用。
４、定论
使用Ａｄｖａｎｃｅｄ Ｐｒｏｔｅｌ ＰＬＤ９９的硬件描绘言语ＣＵＰＬ进行ＰＬＤ规划，具有规划简略、可操作性强的长处，在选用可编程逻辑器材进行体系规划时，因为其硬件描绘言语ＣＵＰＬ可以界说内部逻辑和外接管脚的功用，并且在规划中底子不用考虑逻辑器材内部连线和组合逻辑阵列？Ｉｎｔｅｒｃｏｎｎｅｃｔ Ａｎｄ Ｃｏｍｂｉｎａｔｏ-ｒｉａｌ Ｌｏｇｉｃａｌ？，再加上除了体系行为和功用描绘外，一切规划进程都可以用计算机主动完结，所以，经过可编程逻辑器材？ＦＰＧＡ？等开发工具，在实验室就可以规划出专用的集成电路，然后真实完结电子规划主动化。由此可见：该办法并为数字体系的规划供给了十分便利的手法，灵敏地处理了很多杂乱的工程实践问题，然后可大大缩短研制时刻。
责任编辑：gt
