流水线，最早为人熟知，起源于十九世纪初的福特轿车工厂，赋有远见的福特，改动了那种人围着轿车转、担任各个环节的出产形式，改动成了活动的轿车组装线和固定操作的人员。所以，工厂的一头是不断输入的橡胶和钢铁，工厂的另一头则是一辆辆正在下线的轿车。这种改动，不光提高了功率，更是拉开了工业时代大出产的前奏。
现在，这种形式常常应用于数字电路的规划之中，与现在流驱动的FPGA架构不约而同。举例来说：某规划输入为A种数据流，而输出则是B种数据流，其流水架构如下所示：
每个模块只担任处理其间的一部分，这种处理的长处是，1、简化规划，每个模块只担任其间的一个功用，便于功用和模块区分。2，时序优化，流水的处理便于进行时序的优化，特别是处理杂乱的逻辑，能够经过流水规划，改进要害途径，提高处理频率，并能提高处理功能。
各个流水线之间的衔接方法也可经过多种方法，假如是处理的是数据块，流水模块之间能够经过FIFO或许RAM进行数据暂存的方法进行直接衔接、也能够经过寄存器直接透传。也可经过某些支撑brust传输的常用业界规范总线接口进行点对点的互联，例如AHB，WISHBONE，AVALON-ST等接口，这种规划的长处是规范化，便于模块根据规范接口复用。每个模块的接纳接口为从接口(SLAVE)，而发送接口为主接口(MASTER)。
架构流水的长处一望而知，但另一个问题，关于某些规划就需求慎重处理，那便是时延。关于进入流水线的信息A，假如接入的流水处理的模块越多，其输出时的时延也越高，因而如对处理时延要要求的规划就需求在架构规划时，慎重对待添加流水线。架构规划时，能够经过处理各个单元之间的延时估量，然后评价体系的时延，防止终究不能满意时延短的需求，返回来修正架构。
流水架构在另种规划中则力不从心，那便是带反应的规划，如下图所示：
图中，需求处理模块的输入，需求上一次核算后的成果的值，也便是输出要反应回规划的输入。例如某帧图画的解压需求解压所后的上一帧的值，才干核算得出。此刻，流水的处理就不能运用，若强行添加流水，则输入需等候。
如上图中，如在需反应的规划中强加流水，则输入信息Ai需求等候Ai-1处理完毕后，再进行输入，则处理模块1，就只能等候(闲暇)。因而，问题呈现了，流水线等候实际上便是其流水处理的的作用没有到达，白白浪费了逻辑和规划。
流水应用在调用式的规划中，能够经过接口与处理流水并行到达。即写入、处理、读出等操作能够做到流水式架构，然后添加处理的才能。
流水是FPGA架构规划中一种常用的手法，经过合理区分流水层次，简化规划，优化时序。一起流水在模块规划中也是一种常用的手法和技巧。这将在后续重连续介绍。，流水自身简略易懂，而真实能在规划中活用，就需求对FPGA所处理的事务有着深入的了解。正如那就话，知晓简单，饯别不易，且行且爱惜。
