在现代工业生产操控体系中，需求完成很多数据的实时收集和处理，以使生产过程得到及时操控。参阅文献[1]介绍了根据一个模仿开关CD4052和A/D转化器AD574规划的数据收集卡，能够完成8路信号收集，该数据收集卡只适用于小体系的数据收集；参阅文献[2]介绍了根据AD1674完成的双通道并行高速数据收集卡，可完成16路信号收集，选用ISA总线计算机接口。而关于更多路信号的收集处理，在实时性方面对数据收集体系提出了更高的要求，传统的ISA总线接口的低速数据收集体系现已不能适应现行的要求。
本文规划了一种全新构架的高速实时数据收集体系。该体系选用现行的高速微机PCI数据通讯接口[3-4]；运用了高速高精度的A/D器材[5]、片上缓冲存储技能[6]、灵敏的多通道数据转化和CPLD[7-8]技能，使体系的硬件得到简化，可一起收集32路不同的信号，对信号进行实时、快速处理。
1 体系组成及作业原理
体系硬件组成如图1所示。32路采样的模仿信号分为相互独立的两个通道输入，每个通道接纳16路信号，由两个相互独立的8路模仿开关操控。这样给体系数据的获取供应了比较大的自由度，可根据实际需求完成不同的操控组合。
每个通道输入的模仿信号送入一个A/D转化器，进行独立数据处理，并将数据缓存入不同的FIFO SRAM地址空间。4组8路数据的存储和传输相互独立，这样使得数据收集速度得到进步。
体系使用了CPLD技能。在CPLD中心操控逻辑的协调下，重新组织数据包，经过PCI数据总线将数据传送到计算机，完成高速实时的数据收集和处理。
2 体系硬件规划
整个体系的硬件分为数据输入模块、A/D转化模块、数据缓冲存储模块、PCI接口模块及CPLD操控模块五大部分。
2．1 数据输入模块
数据输入模块首要功用是在CPLD操控下进行收集输入通道的实时切换，完成不同模仿信号的收集。首要是由MAX4781和MAX4783组成的组合开关[9]。MAX4781为八选一高速模仿开关，MAX4783为单刀双掷开关。开关典型作业电压为＋3V，导通电阻0.7Ω，接通时刻11ns，关断时刻4ns，输出漏电流0.002nA。每一通道由两片并联的MAX4781和MAX4783级联组成，可一起收集16路模仿信号。
2．2 A/D转化模块
由数据输入模块输出的模仿信号送入A/D转化模块进行模数转化，得到准确的数字信号。该规划中A/D转化器选用MAX1200[5]，如图2所示。MAX1200具有单通道全差分输入，16位精度，1Ms/s转化速率，流水线结构，带有数字差错校对和自校对功用。其转化速率由2.048MHz的外接精准时钟信号以及时钟发生电路MAX961决议，如图3所示。
MAX1200经过外接MAX4108转化电路，将单端输入信号转化成差分输入信号，使得输入信号电平扩展一倍，信号处理才能与抗搅扰才能得到增强，如图4所示。
MAX1200的基准电压由4.096V基准电压模块MAX6341及MAX410构成的高精度低漂移的差分电路参阅电压驱动模块供应，供应了较高的模数转化准确度和稳定性。
2．3 数据缓冲存储模块
体系规划中选用片上缓冲存储技能，用存储器寄存A/D转化输出的很多数据。缓存芯片选用65536×16bit容量的FIFO SRAM IDT72V19160。该双口存储器受CPLD操控，一方面获取A/D转化输出的数字信号；另一方面，其存储数据又能够按计算机的要求被读出。该缓存芯片的存储状况能够由外部命令经过标志位改动，能够将存储空间划分红高、低不同的区域，别离存、取不同数据，这样可有用地使用硬件资源，完成数据组无搅扰收集缓存。一起，体系学习虫孔寻径和位移寄存器的基本思路，选用支撑优先级FIFO排队的优先级先进先出行列PFQ(Priority FIFO Queue)[6]，充分使用高速本地总线，能够有用处理信号传输阻塞问题，完成高速数据传输，降低了延时，进步了带宽使用率。
2.4 PCI接口模块
鉴于本数据收集体系收集的数据量大，在把获取的数据传输给计算机进行剖析处理时，使用了先进的高速PCI接口技能[3-4]，以32位133MB/s的速率运转。将PCI9054 MODE0与MODE1的作业形式设置为C 形式，即数据和地址别离都为32位；收集体系的本地数据与本地地址操作选用非分时复用组态，LA0～LA31为本地地址，LD0～LD31为本地数据；体系与计算机接口的数据和地址选用分时复用形式，32位宽AD0～AD31。存储PCI9054 装备信息的EEPROM选用93CS56芯片。PCI接口的逻辑信号流如图5 所示。
2．5 CPLD操控模块
CPLD是现代电子技能领域中的一门全新技能，它供应了根据计算机和电子技能的大规模数字电路规划办法。CPLD具有强壮的逻辑功用，能够进步体系集成度，简化体系规划。新一代的CPLD不仅在速度上能满意高速数字信号处理的要求，并且可编程资源也大大添加，具有在线可编程功用，使体系规划的灵敏性和体系适用性得到很大的提高。因而，本数据收集体系选用了Altera公司的EPM3256ATC144-7芯片。该芯片具有256个宏单元，最多可供应158个I/O口。
本规划逻辑操控[7]首要分为四个部分：(1)对输入通道开关的使能与通道选通操控以及切换；(2)对A/D转化芯片的使能、数据转化及自校对的操控；(3)对缓冲存储芯片SRAM的读写状况及其存储标志位的操控；(4)对PCI本地对话的操控，包含本地地址的挑选、数据包的拼装、通讯握手信号、突发传送与DMA传送操控。
CPLD的使用简化了体系的硬件逻辑操控电路规划，使用VHDL编程完成了体系的操控与数据的开始处理，缩短了体系的开发周期。CPLD端口还供应了更多的扩展功用。可见，无论是硬件结构仍是软件程序，该体系都具有可晋级的特色。
本高速实时数据收集体系依照工业要求规划，选用了高速的A/D转化器MAX1200和双通道并行结构，完成了高速、大容量、高精度的数据收集和处理。该规划还使用了片上大容量优先级FIFO SRAM缓存技能，处理了数据收集量与短时传输速率之间或许呈现的对立；不同数据存储于不同存储空间，大大进步了快速数据收集才能和体系的数据吞吐量。运用了CPLD和PCI接口技能，极大地简化了硬件电路，经过设置不同的软件程序参数能够构成不同的工业处理方案。因而，在开发周期较短或对体系灵敏性要求较高的工业现场，本规划是一种比较抱负的数据收集体系。
