作者/ 任欢 颜跨越 厦门大学嘉庚学院 信息科学与技术学院(福建 漳州 363105)
摘要：本文选用以FPGA为主，MSP430为辅的结构体系处理方式规划了多功能数字频率仪。该设备选用低频直接测周期，高频等精度多周期同步丈量的办法，经过进一步优化规范时钟频率的设置，克服了传统测频办法在高精度要求方面的缺点。将MSP430作为操控处理中心、FPGA作为信号处理单元，将高效操控与快速运算才能相结合，完成正弦波频率、两路方波信号时刻距离以及矩形脉冲占空比的丈量。测验标明，该设备具有高精度、高稳定性、安装简易和操作便当的特色。
导言
跟着电子工业的蓬勃发展，新兴工业对频率等参量丈量成果的快速性、稳定性、精确性等性能指标提出了更高的要求[1]。现在，信号频率的丈量已有多种丈量计划，如过零检测法[2]、离散傅里叶改换[3]、离散卡尔曼滤波[4-5]等。其间存在对高频信号的快速丈量的局限性、频谱走漏[6]以及准确性有待进步[7]等问题。本文选用高速现场可编程逻辑阵列(FPGA)及超低功耗单片机(MCU)，结合多周期丈量原理，经过进一步优化规范时钟信号频率的设置，运用低频时钟计数法直接测周期，高频等精度多周期同步丈量法测频率的办法，完成对待测信号频率、占空比、两路信号时刻距离等参量的高精度丈量。
1 体系规划思路
1.1 体系整体结构
体系由Altera公司CycloneII EP2C8Q208C8类型FPGA、TI公司MSP430F5529类型MCU、外围电路模块、显现模块、按键模块和电源模块构成，体系的整体结构如图1所示。其间，MCU是本体系的操控中心，首要担任数据接纳、逻辑处理和指令传达;FPGA是本体系的中心丈量模块，首要担任使用由其内含的计数模块而构成的等精度频率丈量模块、高电平时刻计数模块、低电平时刻计数模块、时刻距离丈量模块进行高频信号的频率、低频信号的周期、单路方波信号的占空比和两路方波信号时刻距离的丈量，并依据MCU给定的操控信号，经过SPI协议发送相应的丈量数据至MCU中;外围电路模块是本体系的输入信号调度模块，首要担任将待测信号f(x)经过一系列的扩大、整形等处理输出为FPGA可直接判别并计数的方波信号;显现模块首要用于已测得信号的频率、占空比、时刻距离等参量的显现，并由按键模块进行数据改写。
1.2 时刻及频率测频原理
等精度频率丈量法是指在给定一种规范时钟信号的情况下，经过对待测信号的上升沿进行屡次辨认及计数，然后得到待测信号频率的办法。等精度频率丈量法的原理图如图2所示，若待测信号在规范时钟信号上升沿个数为m的T秒时刻内，上升沿个数为n个[8]，则待测信号频率为：
(1)
其间，fx为待测信号频率，fs为规范时钟信号频率。
将式(1)进行微分及相应改换可得：
其间，dfs/fs为规范信号差错，即晶振差错，因为晶振稳定性高，这一部分差错可忽略不计。
则频率丈量差错为：
(4)
由此可见，理论中丈量差错与待测信号频率参数无关[9-10]，增加规范时钟信号的同步时刻T或增大时钟信号的频率皆可进一步进步丈量精度，且等精度测频法无法对频率低于1/T低频信号进行丈量。另一方面，在实践测验中，FPGA计数成果或许因硬件推迟存在着两个计数值的固定差错，则有实践差错为：
(5)
若要求丈量差错小于η时，则契合精度的待测频率fx的最小值为：
(6)
直接测周法是一种对待测信号一个周期内规范时钟信号进行计数，然后丈量待测信号频率的办法，其丈量原理图如图3所示。若规范时钟信号在待测信号一个周期内上升沿个数为m个[11]，则待测信号频率为：
(7)
同理可得：
(8)
同理，省掉掉晶振差错，且考虑FPGA硬件推迟后，可得直接测周法的丈量差错为：
(9)
由此可见，理论中丈量差错与待测信号频率参数有关，若要求丈量差错小于时，则契合精度的待测频率fx最大值为：
(10)
若要对低频段选用直接测周法，高频段选用等精度测频法完成对整个通带的信号频率丈量，则必须有
，即必须将规范时钟信号频率设置为：
本文来源于我国科技期刊《电子产品世界》2016年第9期第65页，欢迎您写论文时引证，并注明出处。
