当几个中止源一起向CPU恳求中止时，按所发生的实时事情的轻重缓急排队，优先处理最紧急事情的中止恳求，所以单片机规则每个中止源的优先等级。
当CPU正在处理一个中止恳求，又发生另一个优先级比它高的中止恳求，CPU暂时中止对前一中止处理，转而去处理优先级更高的中止恳求，待处理完后，再持续履行本来的中止处理程序，这样的进程称为中止嵌套，这样的中止体系称为多级中止体系。
由于外界异步事情中止CPU正在履行的程序时随机的，CPU转向去履行中止服务程序时，除了硬件会主动把断电地址，即16位PC程序计数器的值压入仓库之外，用户还得留意维护有关作业寄存器，累加器，标志位等信息，这个进程一般称为维护现场 。以便在完结中止服务程序后，恢康复作业寄存器，累加器，标志位等的内容，这个进程称康复现场；最终履行中止回来指令，主动弹出断电到PC，回来主程序，持续履行被中止的程序。
下面咱们看看8051中止体系结构及中止操控：
8051单片机有五个中止恳求源，四个用于中止操控的寄存器IE.IP.TCON和SCON，用于操控中止的类型，中止答应，中止起停和各种中止源的优先等级。
五个中止源有两个优先级，每个中止源能够编程为高优先级或低优先级中止，能够完成二级中止服务程序嵌套。8051的中止源包含：INT0，INT1引脚输入的外部中止源；三个内部的中止源，即定时器T0的溢出中止源，定时器T1的溢出中止源和串行口的发送/接纳中止源。
从INT0，INT1引脚输入的两个外部中止源和它们的触发方法操控位锁存在特别功用寄存器TCON的低四位，其格局如下：
IE1，即TCON.3：外部中止INT1恳求标志位。当CPU检测到在INT1引脚上呈现的外部中止信号时，由硬件置位IE1=1，恳求中止。CPU履行中止服务程序后，IE1位被硬件主动清0.
IT1，即TCON.2：外部中止INT1恳求类型，触发方法操控位，由软件来置1或清0，以操控外部中止1的触发类型。
IT1=0，外部中止1被设置为电平触发方法，当引脚INT1输入低电平时，置位IE1，恳求中止。CPU在每个机器周期的S5P2期间采样INT1的输入电平，当采样到低电平时，置IE1=1。选用电平触发方法时，输入到引脚INT1的外部中止源有必要坚持电平有用，直到该直到程序被CPU呼应。一起，在该中止服务程序履行完之前，外部中止源有用电平有必要被吊销，否则将发生，另一次中止。
IT1=1，外部中止1被设置为边际触发方法，CPU在每个机器周期采样引脚INT1的电平。假如相继的两次采样中，一个周期采样到引脚INT1为高电平，接着下一个周期采样到引脚INT1为低电平，INE1由硬件主动清0.由于每个机器周期采样一次外部中止输入电平，外部中止源输入的高电平和低电平时刻有必要坚持12个振动周期以上，才干确保CPU检测到负跳变信号，即下降沿。
IEO，即TCON.1：外部中止恳求标志位。IE0=1时，外部中止0向CPU恳求中止，当CPU呼应外部中止后，IE0由硬件清0。
ITO，即TCON.0：外部中止0触发方法操控位。IT0=0，外部中止0被设置为边缘触发方法。IT0=1时，外部中止0被设置为边电平发方法。其功用和IT1相似。
中止操控：除特别功用寄存器TCON和SCON中某些位与中止有关外，还有两个特别功用寄存器IE和IP专门用于中止操控。
中止答应IE：
8051单片机中，特别功用寄存器IE位中止答应寄存器，操控CPU对中止源总的答应或制止以及每个中止源是否答应中止。其格局为：
EA：中止总答应位。EA=1，CPU答应中止;EA=0，CPU制止一切的中止恳求。
ES：串行中止答应位。ES=1，答应串行口中止；ES=0，制止串行口中止。
EX1：T0溢出中止答应位。ET0=1，答应T0中止；ET0=0，制止T0中止。
EX0：外部中止答应位。EX0=1，答应外部中止0中止；EX0=0，制止外部中止0中止。
8051体系复位后，IE中各位均被清0，即制止一切中止。
中止优先级设定寄存器IP。8051单片机具有两个中止优先级，每个中止源可编程为高优先级中止或低优先级中止，并可完成二级中止嵌套。高优先级中止源可中止正在履行的低优先级中止服务程序。
同级或低优先级的中止源不能中止正在履行的中止程序。为此，在8051中止体系中，内部有两个优先级状况触发器，它们别离指示出CPU是否在履行高优先级或低优先级中止服务程序，然后别离屏蔽一切的中止恳求和同一级的其他中止源恳求。
特别功用寄存器IP为中止优先级寄存器。
各中止源优先级的操控位，用户可用软件设定。其格局如下：
PS：串行中止优先操控位。PS=1，设定串行口为高优先级中止；PS=0，为低优先级。
PT1：T1中止优先操控位。PT1=1，设定定时器T1为高优先级中止；PT=0，为低优先级。
TX1：外部中止1中止优先等级操控位。PX1=1设定外部中止1为高优先级中止；PC1=0，为低优先级。
PT1：T1中止优先操控位。PT1=1，设定定时器T1为高优先级中止；PT1=0，为低优先级。
PT0：T0中止优先操控位。PT1=1，设定定时器T0为高优先级中止；PT0=0，为低优先级。
PX0：外部中止中止优先操控位。PX0=1，设定INT1为高优先级。PX0=0，为低优先级。
8051复位后，IP低五位悉数清0，将一切中止源设置为低优级中止。
假如几个同优先级的中止源一起向CPU恳求中止，哪一个恳求得到服务，取决于它们在CPU内部动挂号排队的序号。CPU经过内部硬件查询挂号号，按天然优先级决议优先呼应哪个中止恳求。天然优先级按从高到低的次序依次为：外中止0，定时器0，外中止1，定时器1，串行中止。
