1、概述
AD9954是选用先进的DDS技术开发的高集成度DDS器材。它内置高速、高功用D/A转化器及超高速比较器，可用为数字编程操控的频率组成器，能发生200MHz的模仿正弦波。AD9954内含1024×32静态RAM，使用该RAM可完成高速调制，并支撑几种扫频形式。AD9954可供给自界说的线性扫频操作形式，经过AD9954的串行I/O口输入操控字可完成快速变频且具有杰出的频率分辩率。其使用规模包含活络频率组成器、可编程时钟发生器、雷达和扫描体系的FM调制源以及测验和丈量设备等。AD9954的内部结构如图1所示，其首要特性如下：
●内置400MSPS时钟；
●内含14位DAC；
●相位、起伏可编程；
●有32位频率转化字；
●可用串行I/O操控；
●内置超高速模仿比较器；
●可主动线性和非线性扫频；
●内部集成有1024×32位RAM；
●选用1.8V电源供电；
●可4～20倍倍频；
●支撑大多数数字输入中的5V输入电平；
●可完成多片同步。
2、 引脚阐明
AD9954选用48脚TQFP/EP封装，其引脚摆放发图2所示，各引脚界说如下：
I/O UPDATE：在该引脚的上升沿可把内部缓冲存储器中的内容送到I/O寄存器中。引脚电平的树立和坚持与SYNC-CLK输出信号有关；
DGND和AGND：数字地与模仿地；
OSC/REFCLK和OSC/REFCLK：参阅时钟或振动输入端：
CYRSTAL OUT：振动器输出端；
CLKMODESELECT：振动器操控端，为1时使能振动器，为0时不使能振动器；
LOOP_FILTER：该引脚应与AVDD间串联一个1kΩ电阻和一个0.1μF电容；
IOUT和IOUT：DAC输出端，使用时应接一个上接电阻；
DACBP：DAC去耦端，使用时应接一个0.01μF的旁路电容；
DAC_RSET：DAC复位端，使用时应经过一个3.92kΩ的电阻接至AGND端；
COMP_OUT：比较器输出端，可以输出方波或脉冲信号；
COMP_IN和COMP_IN：比较器输入端；
PWRDWNCTL：外部电源掉电操控输入引脚；
RESET：芯片复位端；
IOSYNC：异步串行端口操控复位引脚；为1时，当时I/O操作当即中止；为0时开端新的I/O操作；不必时，此引脚有必要接地；
SDO：选用3线串口操作时，SDO为串行数据输出端。选用2线串口操作时，SDO不必，可以不连；
CS：片选端，低电平有用，答应多芯片共用I/O总线；
SCLK：I/O操作的串行数据时钟输入端；
SDIO：选用3线串口操作时，SDO为串行数据输入端，选用2线操作时，SDO为双向串行数据端。
DVDD_I/O；I/O电源，可以是1.8V或3.3V；
SYNC_IN：同步多片AD9954输入信号，使用时与主AD9954的SYNC_CLK的输出相连；
SYNC_CLK：时钟输出脚，为内部时钟的1/4，可用作外围硬件同步；
OSK：在编程操作时可用该脚来操控起伏与时刻斜率，与SYNC_CLK同步；当OSK不能被编程时，此脚接DGND；
PS1和PS0：可用来挑选4个RAM段操控字区中的一个。
3、 AD9954的串行操作
在AD9954的串行操作中，指令字节用来指定读/写操作和寄存器地址。因为串行操作是在寄存器级别上发生的，因此串行端口操控器应能辨认指令字节寄存器地址和主动发生恰当的寄存器字节地址。在串行操作指令阶段和通讯阶段，一般先传送指令阶段的指令字，指令阶段对应于SCLK的前8个上升沿，其对应的指令字（8比特）包含了以下信息：
其间R/W位用于决议指令字后的操作是读仍是写，高电平为读出，低电平为写入；6、5位的电平凹凸与操作无关；4～0位则对应于A4～A0，表明操作串行寄存器地址，该地址信息一起包含了与该指令字地点指令段对应的通讯段的传送字节数。指令阶段后接着是通讯阶段，传送对应于字节数的几个通讯周期。
通讯周期完成后，AD9954的串口操控器即以为接下来的8个SCLK的上升沿对应的是下一个通讯周期的指令字。IOSYNC引脚为高时将当即停止当时的通讯周期，而当IOSYNC引脚状况回到低电平时，AD9954串口操控器即以为接下来的8个体系时钟的上升沿对应的是下一个通讯周期的指令字，然后坚持通讯的同步。
AD9954的串行操作有两种数据传送方法，即从最高位开端传送和从最低位开端传送，这是由操控寄存器0的第8位来决议的。默许状况为低电平，此刻先传送最高位，若为高电平则先传送最低位。串行操作的读/写时序如图3所示。
4、 AD9954的RAM
AD9954内部的1024×32静态RAM具有双向单一进口，对它进行的读/写操作不能一起进行，写操作优先。RAM的使能位是CFR《31》（操控功用寄存器31位），此位为低时，对RAM的操作只能经过串行端口；此位为高且CFR《30》为逻辑0时，RAM的输出为相位累加器的输入，此刻给芯片供给的是频率转化字；此位为高且CFR《30》为逻辑1时，RAM的输出可作为相位偏移加法器的输入给芯片供给相位偏移操控字。写RAM的操作首要经过操控PS1、SP0来挑选RAM段。然后再对相应的RAM操控寄存器写RAM操作的地址改动率、开端地址、停止地址、形式操控和逗留方法位。RAM段操控寄存器的5、6、7位可用来指示RAM操作的5种形式，即直接转化形式、上斜坡形式、双向斜变形式、接连双向斜变形式和接连循环形式。其间接连循环形式是使能RAM，RAM形式操控字为100，这种形式可供给主动、接连、单向的扫频，地址发生器从开端地址开端，当其增加到停止地址后会主动回到开端地址重新开端下次循环。
RAM段操控寄存器的39～24位可界说RAM操控器在每个地址逗留的SYNC_CLK的周期数，取值规模是1～65535；9、8、23～16位用于界说10位停止地址；3～0、15～10位则用于界说10位开端地址。
5 、在高速调制体系中的使用
调制信号对搅扰有较强的反抗效果，一起对相邻信道的信号搅扰也较小，并具有解调便利且易于集成等长处，因此数字调制信号体系可广泛使用于现代通讯设备及科研教育仪器中。因为受频率准确度、安稳度和规模等要素的限制，进步数字调制方法中的FM速度是难点，用高功用DDS芯片AD9954可以很好的处理这个问题。AD9954具有杰出的频率分辩率和快速、接连的变频才能，它内部有静态RAM，能完成高速数字调频。
数字调制信号体系的框图如图4所示。本体系选用DSP作为操控电路的中心，来向AD9954写命令字，AD9954将发生所需频率的正弦或调制信号，并经低通滤波器后输出。
AD9954的串口与DSP相连，DSP经过AD9954的CS、SCLK、SDIO和SDO管脚向AD9954写入数据和操控字。首要设置特定的寄存器操控字，以答应RAM作业，接着将RAM输出作为相位累加器的输入给芯片供给频率转化字，然后写好RAM段操控寄存器的值，界说好开端地址、停止地址并挑选好作业形式。例如，在RAM地址256～511中写入核算好的频率值，首要操作过程如下：
（1）答应RAM操作，铲除CFR《30》；
（2）挑选形式5即接连循环形式；
（3）挑选RAM段1，PS0=1，PS1=0；
（4）指令字节为00001001；
（5）界说通讯阶段的通讯周期数为256，把数据写入RAM存储器地址256～511中；
（6）改动I/O UPDATE发动形式作业。
本体系可由地址的改动速率来核算调制速度，地址改动速率RAM段操控寄存器中的地址改动率操控字决议，其值的规模是1～65535，界说的时刻是SYNC_CLK的周期数。因为SYNC_CLK最大为100MHz，然后决议了地址改动率操控字为1时能界说的最快速度为100MHz，假定一个波形要收集256个点，那么调制速度为100 MHz/256=400kHz；假如采样点为100个，则调制速度可达100 MHz/100=1 MHz。因为AD9954发生的调制波形采样点多，采样时刻准确，因此波形功用较好。
6、 结束语
高功用DDS芯片因为其AD9954内部集成有RAM，因此，使用RAM的存储功用，可以发生频率分辩高，波形功用好，调制速度高达1 MHz的调频波，该速度是其他DDS芯片的几十～几百倍，因此可广泛使用于数字调制体系的规划之中。
责任编辑：gt
