1导言
脑电信号EEG（Electroencephalograph）是人体一种根本生理信号，具有重要的临床确诊和医疗价值。南于脑电信号本身具有非平稳性随机的特色，因而，对其实时滤波具有适当难度。自从Berger 1929年发现脑电信号以来，人们选用多种数字信号处理技能处理剖析脑电信号，因为传统的滤波去噪办法所用滤波器一般具有低通特性，因而选用经典滤波法对非平稳信号去噪，下降噪声，展宽波形，滑润信号中骤变尖峰的成分，但或许丢失这些骤变点带着的重要信息，而傅里叶频谱剖析仅是一种纯频率剖析办法，该办法对时变的非平稳脑电信号无效。
与传统的傅里叶改换相比较，小波改换是一种多标准信号剖析办法，具有杰出的时频部分化特性，十分合适剖析非平稳信号的瞬态特性和时变特性，这正是剖析 EEG所需求的，EEG中许多病变都是以瞬态办法体现的。只要结合时刻和频率进行处理，才干获得更好作用。但小波分化每次只分化前次分化的低频部分，而不分化高频部分，所以高频段分辨率较差。而小波包分化是一种从小波分化延伸出的更详尽的分化和重构信号的办法，它不光分化低频部分，并且还能二次分化高频部分，能够很好地将频率分辨率调整到与脑电节律特性相一致，因而小波包分化具有更好的滤波特性。若将小波包办法引进脑电信号剖析．不只能够战胜传统脑电剖析的缺乏．还能够改善Mallat算法剖析实践脑电中的缺乏。
脑电信号的数字处理以往选用通用PC机或单片机完成，存在实时性差等缺陷。随之，根据FPGA的小波改换在脑电信号数字处理中应运而生，其实时性好。 DSP Builder将Matlab/Simulink规划仿真东西的算法开发、模仿和验证功用和Quartus II软件的HDL归纳、模仿和验证功用相结合，为小波改换的FPGA供给杰出的渠道。
2 一维离散小波（1D-DWT）Mallat改善算法
多分辨率剖析是小波剖析的中心理论，其Mallat算法是信号小波分化和重构的常用算法。正交小波的分化和重构公式由标准函数的标准方程系数确认。假定结构正交小波的标准函数φ（t）的两标准方程为：
因为φ（-t）和φ（t-s）为结构正交小波的多分辨率剖析标准函数，因而上述分化和重构公式中取h（n）为h（-n）或h（n-s）均可。为了评论便利，且不失一般性，可将上述分化公式和重构公式重写为：
则c0（k）=c0（k-2N-1），式（13）得到的信号是式（12）得到信号的推迟。因为序列h（n）和g（n）为因果序列，所以式（13）对应的滤波器为因果滤波器。选用式（7）和式（8）持续分化信号低频重量或低频重量与高频重量．可得多级分化或小波包分化。
3 根据DSP Builder的小波改换规划完成
考虑到瞬态脉冲信号的短时性，挑选具有紧支集的Daubenchies小波作为剖析小波，这样有利于杰出瞬态信号特征，DB小波函数具有杰出的正交性和紧支撑性，可较好地体现频域信号的连续性和骤变性，在实践工程使用中作用较好。故这儿选用DB小波对脑电信号进行4级分化重构。滤除脑电信号中存在的直流成分或缓慢基线漂移。选取DB2小波，此刻M=3，且低通滤波系数（标准函数系数）如下：
因为浮点数在FPGA中完成比较复杂，为了削减FPGA的运算量和资源，可将滤波核算转换为整数运算和移位运算，为此首要需将以上滤波器系数转化为整数，对每个滤波器系数选用16位字长进行量化，即乘以215后取整数，而对滤波器的输出信号有移15位即得到实践输出。
以DSP Builder为渠道，对式（7）、式（8）和式（13）算法进行体系级建模、仿真，再使用Signal Compiler生成HDL文件，然后使用Quartus II进行时序仿真验证。
3．1 DSP Builder完成lD-DWT分化
分化模块的结构如图1所示。信号并行从4级推迟线输出，与FIR滤波器系数进行卷积，然后再偶抽取便可得到近似部分和细节部分的成果。二次抽取模块选用DSP Builder的下采样模块，使用Signal Compiler生成HDL文件。
为了削减体系耗用的硬件资源，舍去输出成果的低8位，确保分化前后信号坚持相同能量级。从图1中可知，各个子模块并行作业，子模块之间无需任何穿插信号，数据从输入端以流水线的办法向后传递，完成实时流水线作业。二级分化模块的规划原理同一级分化模块。
3．2 DSP Builder完成1D-DWT重构
由Mallat算法可知重构模块的结构如图2所示。首要对信号二次插值，然后信号并行从四级推迟线输出，别离与FIR滤波器系数进行卷积，与分化不同的是重构有两路信号输入，通过四级推迟后并行别离与FIR滤波器卷积，得到的成果再叠加便可得到重构信号，接着使用Signal Compiler生成HDL文件，重构模块也是以流水线办法作业的。二次捕值模块由DSP Builder的上采样模块完成。
4 仿真与规划
选定一组原始数据［1，2，3，4，5，6，7，8，9，10，11…］，一起作为输入信号，使用图1生成的HDL文件，在Quartus II环境下时序仿真，图3为一级小波分化时序仿真波形。使用图2生成的HDL文件，一起把图3低频高频的输出成果作为重构输入数据，进行一级小波重构仿真，仿真波形如图4所示。由图3、图4能够看出，重建后波形除有推迟外，其重建波形无失真，并能完美重构原信号，即输入、输出满意q（n）=xin（n- k）。
使用小波改换的多标准分化和重构办法滤除信号的某些成分（高频或低频），选用DB2小波对脑电信号进行四级小波包分化，依照小波包分化原理，级联一级分化模块，每经一次分化输入的一串数据降为本来的一半．选用分频模块操控各级时钟信号，分频模块由VHDL言语编写生成．同步输出3个时钟信号，以此作为后三级分化的时钟输入信号。然后对分化后的输出信号进行四级小波包重构，按相同办法处理，级联一级重构模块，每重构一次输出数据都增为本来的2倍。测验选用锁相环操控各级时钟信号，锁相环由Quartus II自带的功用模块完成，一起输出3个倍频时钟信号，作为后i级重构部分的输入时钟信号。
5 定论
使用信号的小波包分化高分辨率的时频联系．在滤波部分选取因果滤波器对脑电信号进行实时滤波。在DSP Builder渠道上，结合Mallat算法和模块化规划准则，规划出根据FPGA的流水线结构小波改换体系，这种自上而下的高度模块化规划办法使得体系的晋级改动适当便利，将这种根据FPGA的小波改换体系规划使用于脑电信号的实时滤波，是往后的研讨方向。
责任编辑:pj
