静电不能被消除，只能被操控。
操控ESD的根本办法：
堵;
从组织上做好静电的防护，用绝缘的资料把PCB板密封在外壳内，不管有多少静电都不能到开释到PCB上。
导;
有了ESD，敏捷让静电导到PCB板的主GND上，可以消除必定才干的静电。
关于非金属外壳或有金属背板的产品我来剖析一下ESD问题;
要点剖析非金属外壳的内部电路及PCB的ESD的规划;
参阅如下结构：(留意有的产品内部含有金属背板)
关于有穿过电路板PCB的搅扰：
(电场耦合和磁场耦合都存在体系无接地!)
一方面咱们要规划搅扰在PCB上的途径(留意这是在电路板-PCB布局布线是需求提早规划的);另一方面要尽量操控搅扰的起伏。
留意有些产品外壳对错金属结构;但体系内部为了产品的强度或许是为了应对EMC规划的需求会有金属背板的规划!咱们还要留意以下ESD途径;
进行剖析：搅扰电流为何会穿越PCB?
必定是PCB电路板一边的接口及衔接线，输入I/O接口及衔接线引进了搅扰，或许如上述产品的结构搭接&孔缝!搅扰从内部电路，功用单元，体系走线流向大地!(体系参阅接地板)如上面的两图示途径!
绝大多数状况下，PCB电路板多边有接口及衔接线是常见状况;接口及衔接线多，就会有测验整改难度的进步，不管体系有多杂乱咱们仍是有对策的!
首要逐个插拔接口及衔接线，看看拔掉哪个接口或衔接线可以进步抗扰度。
假如可以找得到影响抗扰度的衔接线或接口，咱们可以直接跨接奇妙的运用电容，把搅扰旁路掉!这也是一种办法;在电路规划时我是引荐运用的!
在对应导线上套磁环可以减小搅扰电流，也是办法之一。(我常用这种办法来辅导客户进行问题的判别和剖析!)
假如插拔接口或衔接线没有清晰的发现，就要规划搅扰途径也就防止或许削减流经灵敏电路的搅扰电流，例如防止搅扰电流流经CPU/MCU&操控电路及晶振(振荡器布局布线!)电路等;如上图所示!
关于CPU/MCU，尽量使引脚处于高阻状况，阻挠搅扰电流流入!
CPU/MCU的输出引脚，要串电阻并旁路电容，切不可引脚直通外部电路!
即使没有搅扰信号，引脚直通也是不合理的，易引起CPU/MCU的毛病损坏!
ESD引起的复位剖析!
留意，看门狗复位也会导致软件重启机复位!
硬件复位首要是两个源头：
A.电源电压过低，CPU内部电路发生了一个复位信号;
B.复位引脚上有一个复位脉冲信号注入。
1.CPU/MCU电源线布线合理，退耦电容恰当安置，依托ESD耦合过来的这点能量拉动电源到复位电平的或许性比较小，不作优先考虑。
2.复位引脚有搅扰的状况比较多呈现，优先考虑。
留意点：
a)复位电路引线是否过长;
b)复位电路是否构成大环路;
c)芯片复位引脚是否接一个小电容到就近接地;
d)复位信号有没有供其他芯片运用;
e)有没有用专用复位芯片规划等等;
布局妥当就不太简单产僵硬复位，相对与重启机仍是比较简单处理的。
假如是a、b问题，则在辐射抗扰度测验时也会发生复位。
根本办法：
接近CPU复位引脚堵截复位信号线串1～10KΩ电阻，复位引脚对地就近并1～10nF电容。相对来说，直接硬复位搅扰仍是比较简单处理的。
软件方面：
需求承认的体系MCU/CPU-I/0口或操控信号受搅扰引起误动作的状况。
由于ESD是瞬态搅扰，持续时刻十分短，重复读取操控信号状况根本上就可以扫除搅扰。留意添加的滤波电路也有或许起反作用的;例外状况：磁珠与电容组合会展宽搅扰电平，需求添加信号承认时刻，关于需求快速呼应的程序就要好好考虑一下!
A.承认的某个模拟量信号受搅扰引起误动作的状况;先用硬件的办法进判别。
由于ESD是瞬态搅扰，数字滤波程序运用扫除最大最小值的办法就可以扫除搅扰。
相同，滤波电路会展宽搅扰信号，构成接连采到几个搅扰信号，不能悉数扫除。
B.搅扰引起硬复位的状况。首要有两种状况会让CPU/MCU复位，一个是复位引脚受搅扰，另一个是电压下降使上电判别电路发生复位信号。
这些相对比较简单处理，添加电阻电容滤波、合理布线根本上可以解决问题。
C.比较难处理的是死机或许死机引起的看门狗复位。
或许是任何引脚引进搅扰的搅扰，需求逐个扫除，由于很少是单一引脚引进搅扰，处理起来比较费事，假如结构上或许外围电路上没有有用办法，电路板PCB布局布线从头做的或许性较大。PCB的要害问题点：过大的环路面积构成问题!!
D.软件灵敏性，引脚阻抗Flash芯片写操作;ESD脉冲短，脉冲串也不长，未必与软件灵敏状况堆叠，所以测验验证时要充分考虑这些状况。硬件规划可以进步搅扰强度，必定要留意软件灵敏环节。
电路板PCB搅扰机理剖析
1.金属构件是否会发生交大dv/dt，并耦合到接近的灵敏电路;
2.查验放电通路是否由于寄生电感因di/dt发生理性耦合到灵敏电路;
3.ESD通常是一起存在dv/dt及di/dt，一般dv/dt更简单发生耦合;
4.共模电流预规划办法欠安，让较多共模搅扰电流流经灵敏电路;
5.灵敏电路对地有较低共模阻抗，使较大共模搅扰电流经由灵敏电路流向地。
流经灵敏电路的共模搅扰电流不会消失，它相同还要流回地，任何从灵敏电路引出的导线都有或许是流经灵敏电路的搅扰电流流回地的途径;
6.共模搅扰电流在灵敏电路发生差模才会引起搅扰，灵敏电路有较大的阻抗不平衡，使流经的共模搅扰电流发生了差模电压;
7.受搅扰器材引脚阻抗过高;
8.器材受扰动作阈值过低;
9.振荡器电路作业反常;软件没有可以别离处理好瞬态搅扰信号(或许是软件算法有问题);
关于体系为非金属外壳的电子产品或许设备;静电ESD对产品的露出的金属部分进行触摸放电一起对结构的缝隙进行十分高电压的(>16KV)的空间放电时;体系内部就会是电场耦合和磁场耦合都存在杂乱环境;走线环路面积是要害!!
咱们要要点重视要害信号线的走线及环路面积的问题;如下图阐明：
PCB与外部发生电磁场耦合
磁场： u0= 4Л*10^-7 感应电压核算：磁场 & 电场
V=S× u0 ×ΔH/Δt
H=I/(2 × Л ×D )
电场：
V=S× E × FMHZ /48电场下的频率
我来进行一下实践的数据核算剖析：如下图
A.电场问题!参数实例阐明
è环路面积=20cm^2 测验场电压为30V/m@150MHZ， 预算感应电压?
V=0.0020*30*150/48
V=200mV
B.磁场问题!ESD-静电放电的场影响
è环路面积=2cm^2 离ESD测验电流(30A)的间隔=50cm ， Δt=1ns
H=I/(2 ×Л ×D )预算感应电压?
Δt=1ns ， H=I/(2×Л×D) =30/(2* Л *0.5)=10A/m
V=0.0002*4*Л*10^-7 * 10/(1*10^-9)
V=2.5V!
定论：无接地体系对应强搅扰环境PCB的布局布线的环路面积是规划的要害!!
电路板PCB搅扰-ESD对策剖析办法
A.考虑到dv/dt是源头，可以优化金属构件接地功能下降dv/dt，添加金属构件衔接处紧固件数量、添加导线数量直径缩短长度、贴膜等有一些作用。
以500V为单位，进行测验，看看灵敏放电电压有没有改变，并进行测验剖析;
有较大改进则进一步添加办法，直到模拟出试验成果。
B.添加耦合间隔削减耦合电容添加耦合阻抗，首要是比较接近金属构件的导线、过于接近金属构件的PCB走线。束缚导线使之远离金属构件、刺进聚四氟乙烯片、刺进独立屏蔽维护等可以抵达一些作用。
C.剖析共模搅扰电流的途径，添加灵敏线路对共模搅扰电流的阻抗，引导共模搅扰电流绕过灵敏电路。实践办法一般便是串电阻并电容，电容一端一般衔接到最近的地(也有衔接到其他当地更好的状况)。
D.添加灵敏电路对地共模阻抗下降灵敏电路分流的共模搅扰电流。
收拾一下接口衔接线，初步判别哪些对地阻抗比较低。一般来说，电源线对地阻抗比较低，套磁环是一个添加阻抗的办法。有比较多接口及衔接线的状况下，添加电源线阻抗并不必定有用，乃至起反作用。
在其它操控/检测衔接出线上重复套磁环(小电流线可以考虑用电阻)，测验改进作用。(引荐运用这种办法来进行测验和改进!)
要点IC的搅扰剖析受搅扰的部位已清晰到详细的芯片引脚!!
例如：已知芯片的某个引脚上有信号改变，引起设备误动作。
对策办法
A.加强该引脚抗搅扰办法，接近引脚加对地旁路电容，搅扰源阻抗较低的状况下需求串电阻;
B.对瞬态骤变的检测信号进行软件滤波。
C.疏通灵敏芯片各引脚(或许电路区域的进出线)的对地衔接，让搅扰电流绕过芯片(灵敏电路)，首要办法是旁路电容这一起有利于下降引脚的对地阻抗。
在搅扰源阻抗比较低的状况下，独自加旁路电容作用欠安，串电阻合作作用好。这是很好而且低本钱的办法;留意在规划时就需求考虑到。
D.选用抗搅扰功能比较好芯片，是比较有用的办法。
E.关于比较有特征的搅扰信号，特别是窄脉冲搅扰信号，软件可以比较有用扫除，且本钱低。
上述办法互不排挤且互补，挑选有用且低本钱的办法计划改进。
我在进行电子产品实践电路规划中的ESD的规划办法：
1、雪崩二极管来进行ESD维护。
这也是规划中经常用到的一种办法，典型做法便是在要害信号线并联一雪崩二极管到地。该法是运用雪崩二极管快速呼应而且具有安稳钳位的才干，可以在较短的时刻内耗费集合的高电压从而维护电路板。
2、运用高耐压电容进行电路维护。
该做法通常将高耐压的陶瓷电容或Y电容放置在I/O衔接器或许要害信号的方位，一起衔接线尽或许的短，以便减小衔接线的感抗。若选用了耐压低的电容，会引起电容的损坏而失掉维护的作用。
3、选用铁氧磁珠进行电路维护。
铁氧磁珠可以很好的衰减ESD电流，而且还能按捺辐射。当面临着两方面问题时，一个铁氧磁珠会是一个很不错的挑选。
4、火花空隙法。
这种办法是在一份资料中看到的，详细做法是在铜皮构成的微带线层运用顶级彼此对准的三角铜皮构成，三角铜皮一端衔接在信号线，另一个三角铜皮衔接地。当有静电时会发生顶级放电从而耗费电能。
5、选用LC滤波器的办法进行维护电路。
LC组成的滤波器可以有用的减小高频静电进入电路。
电感的感抗特功能很好的按捺高频ESD进入电路，而电容有分流了ESD的高频能量到地。一起，该类型的滤波器还可以油滑信号边际而较小RF效应，功能方面在信号完好性方面又有了进一步的进步。
6、多层板进行ESD防护。
当本钱答应的状况下，挑选多层板也是一种有用防止ESD的一种手法。在多层板中，由于有了一个完好的地平面接近走线，这样可以使ESD愈加方便的耦合到低阻抗平面上，从而维护要害信号的作用。
7、电路板外围留维护带的办法维护法。
这种办法通常是在电路板周围画出不加组焊层的走线。在条件答应的状况下将该走线衔接至外壳，一起要留意该走线不能构成一个关闭的环，防止构成环形天线而引进更大的费事。
8、选用有钳位二极管的CMOS器材或许TTL器材进行电路的维护。
这种办法是运用了隔绝的原理进行电路板的维护，由于这些器材有了钳位二极管的维护，在实践电路规划中减小了规划的杂乱度。
9、多选用去耦电容规划。
这些去耦电容要有低的ESL和ESR数值，关于低频的ESD来说，去耦电容减小了环路的面积，由于其ESL的作用使电解质作用削弱，可以更好的滤除高频能量。
我再总结一下;关于电子产品/设备-整机级&电路板级的堵和导
整机级的体系的堵和导
1、外壳和装置件：金属以及可导电的电镀资料等，归于简单招引和集合静电的资料;ESD要求很高的项目要尽或许防止运用这些资料。
2、有必要运用导体资料时：结构上要事前预留有用而布局均匀的接地址;一般来说，顶针或许金属弹片的接地作用优于导电泡棉和导电布。
3、无法做接地处理的例如电镀侧键等，需求要点在主板上做特别处理;
包括：
(1)添加压敏电阻、TVS或许电容等器材;
(2)预留GND管脚;
(3)板边露铜招引静电放电;
4、外壳上的金属件，间隔器材和走线有必要大于2.2mm以上间隔。
5、堆叠上防止器材露出于孔、缝边;假如无法防止的话，则要在组装上想办法堵;常见的做法有张贴高温胶带或许防静电胶带等隔绝;一切结构规划需求留有添加隔绝片的空间。
电路板级的堵和导
1、增大PCB板材面积，以添加GND面积，增强其间和静电的才干;本钱或许差异化的堆叠让咱们做小。
2、真实很小的板子，则有必要要有至少一层完好的GND层;而且要可以跟电池地脚坚持杰出的衔接;咱们常常由于本钱无法做到留出完好的地层。
3、很小的电路板，由于电路板的中和电荷才干有限，则要多考虑从整机上堵，少考虑导。
4、器材挑选上，要选用高耐压ESD的器材;静电维护器材在挑选时需求考虑其容性，防止不合适的容性导致其所维护信号线的信号自身的失效。
5、器材摆放时，简单被ESD影响的器材，尽量罩在屏蔽罩中。
6、屏蔽罩有必要确保有用而散布均匀的接地!要较为直接的接到主地上，盲孔直接结合埋孔;要四周散布均匀地接地。
7、对IO口和键盘等简单露出的部分电路，有必要添加静电维护器材。
8、器材摆放上，有必要恪守就近开释的准则，ESD维护器材应接近IO和侧键等摆放;其次是跨在中心路上;防止接近芯片摆放;这样可以削减ESD脉冲信号进入邻近线路的瞬态耦合;尽管没有直接的衔接，可是这种二次辐射效应也会让其他部分作业紊乱。
9、Layout走线有必要恪守有用维护的准则;走线应该从接口处先走到TVS处，然后才干走到CPU等芯片处;远远地“挂”在信号线上的静电维护器材，会由于引线寄生电感过大而导致维护失效，让维护形同虚设。
10、TVS管的接地脚与主地之间的衔接有必要尽或许的短，减小接地平面的寄生电感。
11、TVS器材应该尽或许接近衔接器以削减进入邻近线路的瞬态耦合。尽管没有抵达衔接器的直接通路，但这种二次辐射效应也会导致电路板其它部分的作业紊乱。
12、防止在板边走重要的信号线;例如时钟、复位信号。
13、主板上未运用的当地尽或许的铺成地;而且衔接到主地上;多铺地减小了信号与地之间的距离，相当于减小信号的回路面积。(该面积越大，所包括的场流量越大，其感应电流也越大)
14、需求留意ESD对地层的直接放电有或许损坏灵敏电路。在运用TVS二极管的一起还要运用一个或多个高频旁路电容器，这些电容器放置在易损元件的电源和地之间。旁路电容削减了电荷注入，坚持了电源与接地端口的电压差。
15、电源走在主板中心比在板边好;地布局在板中心比板边好。
我经过很多的实践项目进行了上面的剖析和总结;关于ESD问题根本不会超出我的总结规模!假如对体系了解&了解我的剖析和规划思路 可认为你的产品规划开发能节约很大的本钱!
