您的位置 首页 ADAS

用FPGA在数字电视体系中进行级联编码

本文介绍了串型级联编码的原理,以及它在数字电视地面传输系统中的应用,通过FPGA设计电路实现编码过程,最后说明串型级联编码的应用优越性。

概述

  数字电视地上传输体系是一个无线通讯体系。无线信道中,因为环境的影响,以及外来无线信号的搅扰,通讯质量较有线信道差许多。为了进步体系的抗噪声功能,有必要规划合理的信道编译码部分,要求不光可以纠随机错,更重要是可以纠突发错。因为在许多一起呈现随机过错和突发过错的复合信道上,往往发生一个过错会涉及后边一串数据,导致突发误码超越纠错码的纠错才能。

  纠正突发过错的一种有用办法是以一个可以纠正随机过错的码为内码,而以一个纠正突发过错功能杰出的码作为外码,构成两级级联的编码办法。内码起到为外码纠正突发过错而铲除离散误码的作用,然后进步信道全体纠错才能。本文依据数字电视地上传输体系的基带编码计划来介绍串型级联码的运用。

原理

  由信道编码理论可知,跟着码长n的添加,译码过错概率以指数办法趋近于零。因此为进步纠错码有用性,就有必要运用长码。但码长添加,码率会相应下降,译码设备复杂性与核算量也相应添加,致使难以完结。FORNEY于1966年提出了级联码的概念,有针对性的处理了这一对立。该办法将编码进程分为前后串行的几级完结,可以满意信道纠错对编码长度的要求,得到与长码相同的纠错才能和高的编码增益;并且不添加编/译码复杂度。运用级联码,经过合理的结构办法可以到达信道编码定理给出的码限,结构出渐近好码(SHANNON码)。

  如图1所示,级联码一般由内码和外码两级组成,内码是GF(2)上的一个[n,k]码,外码是GF(2k)上的[N,K]码,编码规矩如下:
  (1)先将Kk个二进制信息元划分红K段,每段有k个信息元。
  (2)每段的k个信息元可看成是GF(2k)上的一个符号。将K个符号按外码的编码规矩编成一个外码,码长为N,有K个信息符号,N-K个校验符号,最小码距为do,码率Ro=K/N。
  (3)外码的每一个符号,看成是k个二进制码元的码组,输入内码编码器,得到一个内码,码长为n,有n-k个校验元,最小码距为di,码率Ri=k/n,由此得到N个[n,k]内码的码字序列。两级编码一共得到Nn个二进制码元,Kk个信息元,组成[Nn,Kk,dodi]级联码的码。

  由上可知二级级联码是一个[Nn,Kk,dodi]二进制线性分组码,码率R=RoRi。

  级联码的译码也对应选用分级处理。先按内码的规矩译码,得到N个有k个码元组成的码后,再送入外译码器,最终由外译码器输出的是经过纠错的Kk个信息元。

  两级级联编码时,假如信道发生少数的随机过错,经过内码就可以纠错,当发生较长的突发过错或随机过错许多,现已超越内码的纠错才能时,内译码器输出的码子会有少数的几个过错。这仅相当于外码的几个符号过错,所以外码译码器能较容易地纠错。可以看出,级联码用来纠正过错状况严重的组合信道过错十分有用。

  级联码的完结中,内码既可以做纯纠错,也可以用做纠错与检错,但一般状况下,级联码被用在组合信道中,内码中的某些码子过错许多,往往超越了内码的纠错才能。所以,内码一般仅用来纠正少数过错,其主要才能用来检错,指出过错方位;纠错使命则由外码译码器完结。这样两级译码的成果,得到了好的纠错作用,还使得内/外译码器均较简略,内译码器是检错译码器,外译码器是纠错译码器。   本质上讲,级联码编码是一种直接序列扩频体系,它把每个外码的码元,用码长为n的内码码子填充,使得体系的带宽扩展,然后进步了体系的抗搅扰才能。

FPGA规划

  在数字电视地上传输体系中,所用的级联码是外码为RS(204,188)线性分组码,内码为码率可变的(2,1,6)卷积码,交错为卷积交错。

  这儿只介绍编码器端规划,至于译码端电路,因为译码办法比较多,电路规划不同,不同计划译码功能也有很大距离,这儿就不作介绍了。

  Reed_Solomen码(简称RS码)是一种多进制的BCH码,在线性分组码中它的纠错才能和编码功率是最高的,所以挑选它作为外码。本计划中的RS(204,188,T=16)是RS(255,239,T=16)的切断码。将188字节的数据传送包随机化后,输入编码器,经过RS编码生成16字节的监督元,最终和188字节信息元组成RS码。其码长204字节,可纠8字节长的随机过错或突发过错,每个码元都是有限域GF(256)上的元素。若设m(x)是信息多项式,g(x)是码生成多项式,C(x)是码多项式,整个编码进程如下。

  (1)先用X乘m(x),实际上是把信息码后附加(n-k)个“0”。
  (2)再用g(x)除X,得到商Q(x)和余式r(x),即
  Xm(x)/g(x)=Q(x)+r(x)/g(x)
  (3)编出码多项式C(x)
  C(x)=Xm(x)+r(x)

  依据其编码进程,选用有限域除法电路即可完结RS编码,如图2所示。

  编码电路的作业进程是,首要对一切存放器置零,开关接至数据处,此刻门连通;然后数据顺次送入电路,一起送到输出端;当188字节信息输入结束后,开关切换至校验端,此刻门断开,b0,b1,…,b15里存放的数据便是所需的校验码元,次序输出后就得到悉数204字节的RS编码码字。

  卷积码是一种有回忆的编码,在恣意给定的时刻单元,编码器的n个输出码字不只与此刻间单元的k个输入有关,并且也与前m个输入有关。现在国际上许多通讯体系中首选的规范卷积码为(2,1,6)码,该码能使误码率到达最小,且能克服相位差错。所以在本计划中内码选用(2,1,6)码,子生成元为(171,133)均为8进制。若经过一个凿孔单元对(2,1,6)码删余,还可完结高码率传输,且在进步码率的状况下不添加译码器的复杂性。所以整个电路主要由主卷积编码电路、操控电路和凿孔单元电路构成。主卷积编码完结码率R=1/2的卷积编码,然后用一个凿孔电路按规矩要求对输出码字中的特定方位予以删去,以发生较高码率,例如2/3,3/4等码率的卷积码。主卷积码(1/2码率)的完结由6个移位存放器构成,如图3示。

  在两级编码之间,还进行了数据交错,以进一步进步编码抗搅扰功能。可以选用分组交错器,经过一个读写地址发生器操控数据依照不同的次序写入和读出存储器,然后到达数据乱序的意图,交错深度M=102,可以满意运用要求。

定论

  在现代通讯体系中,信道编码技能现已得到了广泛的运用。编码问题便是在必定的抗搅扰才能要求下,合理规划和挑选剩余度最小码字的问题,也便是怎么使可靠性和有用功可以合理统筹的问题。串型级联编码很好地处理了组合信道过错,使通讯体系具有杰出的抗搅扰才能,短码的运用也进步了传输码率(相对相同纠错作用的长码),串型级联码还有用地操控了信道编码设备的复杂性。

参考文献

1 王新梅,肖国镇.《纠错码原理与办法》.西安电子科技大学出版社,1996
2 Digital Video Broadcasting (DVB),1997
3 张鸣瑞,邹世开.《编码理论》.北京航空航天大学出版社,1990
4 邹翊匡镜明,运用FPGA技能完结数字通讯中的交错器宽和交错器,《电子技能运用》

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qiche/adas/193003.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部