5.1地图规划
5.1.1数模混合信号电路地图规划
地图规划是集成电路的物理完结，是电子体系和工艺间的桥梁。总的说来，地图规划以削减芯片面积、进步电路功用、节约规划费用为方针。关于电源办理芯片而言，因为对电路功用要求比较高，选用自上而下的分层规划办法，能够更有用地完结缩小芯片面积，下降制造本钱。
自上而下是指从电路图或逻辑图规划地图。首要，要对电路或逻辑进行剖析，首要剖析对体系功用、地图面积或芯片布局起很重要作用的要害部分。然后，开端布局规划，处理电路或逻辑图中的每个功用单元在地图中方位的摆放、压点散布、电源线、地线以及首要信号线的走向等。完结分层布局后，接下来则采纳自下而上的办法，从元器材级到子单元，再由子单元到单元，直至完结整个芯片规划。需求指出的是，在电路或逻辑规划之初，不必定对地图结构进行深化考虑，乃至有些是不行意料的。因而，地图规划是暴露出的问题，要求电路规划还要进行从头修正或对电路参数进行调整，并且往往这需求屡次反应才干满足要求。
在混合信号电路地图规划中，除能够选用一些常见的规划办法来完结功用、面积的双赢外，还有一些重要的要素有必要细心考虑，比方噪声。影响噪声的首要要素有：开关引起的电源噪声、通过衬底引起的耦合、芯片连线层次的内连线耦合及包含了封装寄生效应在内的I/O耦合。简直一切模仿电路都会因为数字电路噪声而恶化，现有的技能能够尽量减小噪声的影响，可是无法彻底消除噪声[116]。
在混合信号电路中，因为电源线的电阻和电感，当逻辑模块的开关电流将引起电源电压的扰动，所以在规划中有必要加以注重。假如模仿电路和逻辑电路的电源线是共用的，则必定要遭到电源扰动的影响。在电路规划层次，正如前一章提出的，下降电源电压噪声的影响本质上是下降电路与电源电压的相关性，这能够规划高PSRR的电路完结；在地图规划层次，则能够将模仿和逻辑电源线分隔，减小电源扰动影响，可是这种办法明显将给地图规划电源线散布和规划验证阶段增加了额定的难度。而下降电源总线上的串联电阻和电感能有用地下降电源噪声，这需求在芯片级布局将电源线均匀散布或是使电源线宽度或沿线通孔最大。
并且，有必要对模仿电路电源总线细心规划，以使逻辑搅扰效应降到最小。
5.1.2体系地图
体系地图规划中，除要注意上述所提出的混合电路地图规划中的共性问题以外，还要对体系中的一些特别器材地图作专门考虑，如PNP管的完结、高压管的地图规划等。
图5.1.1给出了纵向衬底NPN管的剖面图及地图结构。当基极和集电极一起接电源电压VDD端时，则从发射极能够输出一个相关于V DD的V BE。图5.1.2所示的则是体系所用高压、低压管的剖面图。低压管的作业电压在0V～5V，高压管的作业电压能够在0V～30V间改变。
图5.1.3给出了体系地图。芯片占用面积为0.77mm 2。图中可见，电阻所占面积较大。原因在于，为了下降电路静态功耗，取样电路和电压基准源中选用的电阻面积较大，并且为了到达高精度电压检测，有必要选用Trimming工艺调整电阻阻值，这又进一步增大了电阻所占用的地图面积。
5.2体系后模仿验证
5.2.1地图验证
地图验证是地图规划中一个必不行少的重要环节。地图验证一般有两种办法，一种是DRC，ERC和LVS验证；另一种是DRC，ERC和晶体管级网表提取与开关级模仿验证。
其间，DRC和ERC是对地图进行几许规划规矩和电学规矩查看，要害在于编写合格的查看文件，按规划规矩，逐条编写。LVS查看又称网表一致性查看，即对地图进行器材及其衔接联系进行提取，获得电路网表，并和原规划的电路图或逻辑图进行比较，查看其一致性。显而易见，LVS查看存在必定局限性，关于速度不高、无竞赛、散布寄生参数影响不大的电路，有必定的作用，反之，则需求后模仿验证。
后模仿（Post-Simulation）的验证战略是包含从地图上提取散布寄生参数在内的仿真验证。但关于元器材较多的电路，要进行晶体管级的仿真验证，现有的软硬件都有些无能为力。因而，后模仿验证办法不能混为一谈，需求根据电路性质、电路规划和规划形式选用不同的验证办法。数字电路能够根据规划巨细、功用杂乱程度选用开关级或分级逻辑仿真，所用软件首要选用时钟驱动算法剖析电路结点的逻辑状况；模仿电路则一般选用SPICE验证，使用求解非线性微分方程组的数值计算办法求解电路方程。由此可知，因为计算办法和输出成果类型的巨大差异，逻辑仿真和电路仿真不行能彻底一致，所以混合信号的仿真问题，在没有一个一致的进行数模混合仿真算法的前提下，只能获得模仿精度和速度的折衷。
本文所规划的体系包含了模仿电路和逻辑电路部分，选用的后模仿验证途径为，从地图中提取晶体管及其连线的R、C参数，在此基础上进行HSPICE电路仿真。为了处理前面所说到的混合信号模仿问题，在模仿时选用了以下的处理办法，即依照电路仿真办法对整个电路进行功用模仿，但在模仿中做一些必要的假定。别的，选用POWERMILL软件，在下降仿真精度的基础上，使用查表办法，快速地对体系进行功用和功耗模仿验证。
5.2.2后模仿成果
1模仿条件及功用验证
体系后模仿所用的电路图如图5.2.1所示，若没有特别阐明，判别CO、DO端是否为高电平的根据为CO、DO电压是否高于外接NMOS管的阈值电压1V.体系仿真一起选用了POWERMILL及HSPICE的验证办法。
图5.2.2~5.2.3都是HSPICE仿真的成果。其间，图5.2.2给出了过充电维护和开释模仿波形，成果标明在充电过程中，当电源电压VDD升高到过充检测电压VCU时，CO端将通过恰当延时后降为低电平，堵截充电回路；当VDD下降到过充开释电压VCL时，CO端将当即转为高电平。在整个过程中，因为电源电压一向高于过放检测电压V DL，所以DO端一向坚持高电平，答应体系放电。图5.2.3则是过放电维护和开释模仿成果，图中标明，在放电时当V DD低于V DL时，DO端将通过必定的延时后降为低电平，制止体系再进一步放电；当V DD上升到高于过放开释电压V DU时，DO端及时转变为高电平。相同，在整个过程中，CO一向为高电平。需求指出的是，为了削减模仿时刻，延时时刻直接在网表中设定，设定的时刻比实践延时要短。电路检测到非正常信号后的延时别的用POWERMILL模仿。
图5.2.4给出了放电过程中，三级过流检测和维护的HSPICE仿真成果，图（a）、（b）、（c）平别离对应过流1、过流2和短路维护状况。由图5.2.4（a）、（b）可知，当放电电流检测端VM电压高于150mV、500mV时，比较器输出Vcomp_oct1和V comp_oct2当即翻转，别离延时6.35ms、1.61ms后，放电操控端DO降为低电平，关断放电回路；从图5.2.4（c）还得到，当VM上升比V DD低1.1V时，推迟0.58μs后，短路维护开端起作用，及时关断放电回路。
图5.2.5对错正常充电电流检测及维护的HSPICE功用仿真图。当在低电池电压下充电的过程中，VM降到-1.3V，比较器输出V out及时翻转，而此刻V DD仍比较低，所以CO仍坚持高电平，答应充电器持续对电池充电，而在延时2ms后，DO才由低电平转为高电平，答应电池接负载放电。图5.2.6则给出了电路在过放状况下进入Power Down状况，并在开端充电时退出Power Down的模仿曲线。
2电学参数比较
考虑了五种工艺漂移、温度改变（-5°C～55°C）、电源电压改变后，整个芯片的HSP%&&&&&%E/POWERMILL后模仿成果见表5.1和表5.2.表中还给出了中高精度的S82系列产品的目标比照。
由表5.1和表5.2可见，和文献报导的同类先进产品目标比较，本规划的电学参数功用均到达规划要求，检测电压和延时精度优于文献目标。别的，在有负载或充电器状况下，因为选用了动态功耗办理技能，芯片的电流功耗下降了14%左右，而这方面的目标，没有见文献给出。能够必定的是，将这种功耗办理技能使用在SBS中，节约的功耗将更为可观。
5.3小结在前章提出的电池办理芯片电路完结的基础上，本章完结了体系的地图规划和后模仿验证。首要，介绍了自上而下的地图规划办法，对本次地图规划中的重要问题作了评论；其次，结合所用工艺，介绍了体系中的一些特别器材的制造，完结了整个体系地图的规划；然后，剖析了常用的地图验证途径，介绍了混合信号电路中后模仿所遇到的困难，结合本规划提出了处理方案，并在此基础上对体系功用、包含功耗在内的功用目标作了仿真验证；最终，将本体系的验证成果和文献报导的同类先进产品作了剖析比较，成果标明，在考虑了工艺漂移、温度改变等要素的影响之后，本芯片能完结一切的规划功用，电学目标到达或优于文献，因为进行了有用的功耗办理，在实践使用中，能节约14%左右的电流耗费。
