导言
温度是表征物体冷热程度的物理量，是工业生产中常见和最基本的参数之一，在生产进程中常常需求对温度进行监控。传统的温度收集体系，一般选用单片机或数字信号处理器DSP作为微操控器，操控模数转化器ADC及其他外围设备的作业;可是，依据单片机或DSP的高速多路温度收集体系都有必定的缺乏。因为单片机运转的时钟频率较低，并且单片机是依据次序言语的，各种功用都要靠软件的运转来完结，因此跟着程序量的添加，假如程序的健壮性欠好，会呈现“程序跑飞”和“复位”现象。DSP的运算速度快，处理杂乱的乘加运算有必定的优势，可是很难完结外围设备的杂乱硬件逻辑操控。因此单片机或DSP很难满意在杂乱的工业现场进行多路温度收集时对实时性和同步性的要求。鉴于此，本文介绍一种依据SOPC技能的多通道实时温度收集体系。该体系开发周期短、资源装备灵敏、安稳性杰出，满意了对温度收集实时性和同步性有较高要求的工业生产领域中的运用。
1 体系的整体结构
温度收集体系的硬件首要由温度收集模块、数据存储模块、FPGA逻辑操控模块以及通讯模块组成，其整体架构如图1所示。
体系上电后，先由静态存储器EPCS16主动将装备数据载入到FPGA(CycloneII系列的EP2C8Q208C)的SDRAM(HY57V641620)之中，行将固化在其间的数字逻辑电路映射到FPGA器材中。温度传感器单元AD590首要收集温度信号，然后经过信号调度电路的处理，使信号的输出起伏满意A/D采样的量程要求。此刻FPGA操控模仿挑选开关ADG706进行通道挑选，一起操控多片16位A/D转化器ADS8402进行A/D转化，并将收集到的实时数据分时存储到两片类型为FIFO、容量为16K×9位的存储器IDT72V06中。然后，将其间处于读状况的IDT72V06中的数据读取出来，并经过FPGA操控SPC3通讯模块，经过PROFIBUS总线传送至上位机。
2 温度收集体系规划
2.1 温度收集模块
温度收集模块由多片温度传感器单元、多路信号调度电路、多路模仿开关电路以及多路A/D转化器四大部分组成。
温度传感器单元选用热电偶。它具有以下长处：测温规模宽，功能安稳;丈量精度高，热电偶与被测目标直接触摸，不受中心介质的影响;热呼应时刻快，热电偶对温度改变反响灵敏;丈量规模大，-40～+1600℃均可接连测温;功能牢靠，机械强度好;寿命长，按装便利，特别适合于在杂乱的工业生产进程中对温度的实时检测。
多路模仿开关电路选用16路模仿挑选开关ADG706。其4位地址位.A0、A1、A2、A3的输入直接由FPGA的I/O端口CH0、CH1、CH2、CH3操控，决议16路输入信号中要输出的通道，每条通道挑选指令将一起发动多片ADG706相应的温度收集通道。然后发动相应的温度收集通道进行A/D转化。本规划选用高速逐次迫临寄存器(SAR)类比数位转化器ADS8402，多片ADS8402A/D转化器的发动转化引脚共用FPGA的一个I/O端口A/D Start。ADS8402A/D转化成果的高、低字节操控引脚BYTE及ADS8402的数据输出操控，别离由FPGA独自的I/O操控。FPGA每给A/DStart端口一个100ns的负脉冲，即可发动多片ADS8402进行相应通道上的数据收集。转化完毕后，可经过操控BYTE端口读取A/D转化成果，并暂存到相应的数据单元。
2.2 数据存储模块
多通道收集信号的路数多、处理的数据量大，需求外扩数据存储模块来缓存FPGA处理成果。与此一起，因为上位机的多使命性，它不或许专注对并行口读取数据，为了保证FPGA操控中心与上位机通讯一次性读取很多数据，本体系用到了2片异步FIFO芯片IDT72V06，其存储容量16K×9位，存取时刻15 ns，其间一片用来对收集过来的数据进行存储，另一片用来读取存储在FIFO中的收集数据，以便与上位机进行并行口通讯。体系运转进程中，两片FIFO位扩展进行双缓存乒乓操控，轮番进行读写操作，可大大提高并口通讯速度及数据吞吐量。
2.3 通讯模块
PROFIBUS—DP是一种经过优化的高速、廉价的通讯衔接办法，专为主动操控体系和设备级的涣散I/O之间的通讯而规划，用于分布式操控体系的高速数据传输，完结自控体系和涣散外围I/O设备及智能现场外表之间的高速数据通讯。SPC3集成了悉数的PROFIBUS—DP协议，SP C3在DP办法下将完结一切DP—SAP的设置。
SPC3内部集成了1.5 KB的双口RAM，包括参数寄存器、办法寄存器、状况寄存器和中止操控器等。SPC3内部集成的看门狗定时器有3种作业状况：波特率检测、波特率操控和从站操控。内部的USART可完结并行数据流和串行数据流的彼此转化，微次序操控器操控整个作业进程，闲暇定时器直接操控串行总线时序。通讯模块的规划选用了PROFIBUS—DP专用通讯协议芯片SPC3，这样可加快通讯的履行，并且能够减轻微处理器的担负。
2.4 FPGA逻辑操控模块
依据FPGA的收集操控单元，选用自顶而下的模块化规划办法，运用Verilog HDL言语完结各操控模块的规划。FPGA逻辑操控模块包括A/D采样操控模块、FIFO读写操控模块和SPC3操控模块。
2.4.1 A/D采样操控模块
A/D采样操控模块担任操控外部ADS8402芯片多路模仿输入量的选通，并完结对A/D采样进程的合理操控。
因为ADS8402对16通道的模仿量采纳分时转化的办法，因此在发动转化的一起还要进行通道挑选。ADS8402设置了4根通道地址线A0、A1、A2、A3，以及地址锁存答应信号ALE。当ALE变高时，锁存由A0、A1、A2、A3编码所确认的通道号，将该通道的模仿量接入A/D转化器进行转化。依据这样的特性，规划一个带复位端的十六进制计数器，其计数输出端Q3、Q2、Q1、Q0别离与ADS8402的4根地址线相连。计数器上电复位以保证体系从0号通道开端采样。将ADS8402的转化完毕信号EOC作为计数器的时钟信号，完结一路转化完毕后主动发动对下一路模仿输入的采样操控。
A/D采样进程的操控选用有限状况机来完结，把某一通道的采样进程划分为7个状况，如图2所示。首要S0状况对各个操控信号进行初始化。在S1状况发生ALE信号的上升沿，锁存通道地址。发动信号START应在发生ALE信号的同一时钟下降沿发生，因为VHDL言语在同一进程内不答应时钟的两个沿作为灵敏变量，所以将发生START信号单列为一个状况S2，发动转化。在发动转化后，ADS8402使EOC置为低电平，设置S3状况等候A/D转化完毕。转化完毕后，EOC信号由低电平转化为高电平，状况机进入S4状况，敞开输出答应OE。状况机进入S5状况，敞开数据锁存信号LOCK锁存数据。为发生与其他进程通讯的信号，状况机设置S6作为最终一个状况，然后跳转回SO初始状况。
2.4.2 FIFO读写操控模块
选用2片FIFO轮番读写操作，完结FPGA与PC机之间的数据缓存。乒乓传输操控原理示意图如图3所示，图中的实线箭头与虚线箭头别离代表不同的读写数据周期。输入数据流经过输入数据流挑选单元，等时地将数据流分配到FIFO1、FIFO2中。在第1个缓冲周期，将输入的数据流缓存到FIFO1。在第2个缓冲周期，经过输入数据流挑选单元的切换，将输入的数据流缓存到FIFO2，与此一起，将FIFO1缓存的第1个周期的数据经过输出数据流挑选单元的挑选，送到数据流运算处理模块被运算处理。在第3个缓冲周期，经过输入数据流挑选单元的再次切换，将输入的数据流缓存到FIFO1，与此一起，将FIFO2缓存的第2个周期的数据经过输出数据流挑选单元的切换，送到数据流运算处理模块被运算处理。如此循环，循环往复。
2.4.3 SPC3操控模块
因为SPC3集成了完好的DP协议，因此在进行通讯时，FPGA不必参加处理DP状况机。首要使命是依据SPC3发生的中止，将SPC3接纳到的数据转存，安排要经过SPC3发给的数据，并依据要求安排外部确诊。在SPC3正常作业之前，需求进行初始化，以装备需求的寄存器，包括设置协议芯片的中止答应，写入从站识别号和地址，设置SPC3办法寄存器，设置确诊缓冲区，装备缓冲区、地址缓冲区、初始化长度，并依据以上初始值得出各个缓冲区的指针和辅佐缓冲区的指针。通讯模块的操控流程如图4所示。
3 体系的FPGA完结
3.1 Nios II体系架构规划
Nios II体系模块包括：Nios II处理器、Avalon总线、并行输入/输出口PIO、串行外围设备接口SPI、定时器Timer、片内存储器EPCS、片外存储器SDRAM、PROFIBUS-DP的客户定制逻辑。由Nios II处理器完结程序操控，首要担任对温度的收集与数据存储操作，并操控PROFIBUS -DP的通讯进程。其架构如图5所示。
3.2 体系软件规划
Nios II处理器的软件规划是在软核内寄存一段编写的C/C++言语操控程序。来操控体系运转，它能够读写芯片的存储单元，一起与外围的设备进行通讯。在本体系中，Nios II程序的使命是：在规则的周期内，FPGA经过通讯模块接纳上位机宣布的采样使命及操控参数，然后操控模仿挑选开关ADG706和A/D转化器ADS8402，使它们对选定通道的模仿信号进行调度及A/D转化，并读取采样数据以乒乓传输数据办法传送至片外FIFO缓存，再经过PROFIBUS—DP通讯接口将采样数据传输至上位机。主程序流程如图6所示。
结语
依据FPGA的多通道实时温度收集体系以Nios II软核处理器完结SOPC，进一步简化了硬件规划。与传统的依据MCU的多通道温度收集体系比较，该体系具有资源装备灵敏、运转安稳牢靠、实时性强等长处。别的，该体系具有规范PROFIBUS—DP接口，作为一个DP从站完结与多种DP主站的通讯，可广泛运用于工业生产领域的PROFIBUS分布式操控体系中。
