您的位置 首页 ADAS

“几分欢欣几分愁”EDA供货商面临多核规划

对现有EDA供应商来说,多核处理器的出现为他们平添了“几分欢喜几分愁”。欢喜之处在于,随着晶体管数量在65nm及更小工艺下飙增,多核平台

对现有EDA供货商来说,多核处理器的呈现为他们平添了“几分欢欣几分愁”。

欢欣之处在于,跟着晶体管数量在65nm及更小工艺下飙增,多核渠道能供给更多必需的核算才能。可是,传统的应用软件很难、乃至底子无法完成并行处理,所以这些公司有必要投入大手笔对软件进行重写,而这样做直接导致了65和45nm节点东西的推延上市。也正因为如此,当时的商场天平开端向新一代EDA草创公司歪斜。

在近来于美国圣地亚哥举办的规划自动化会议(DAC)上,对多处理和多核渠道的支撑是一个被重复评论的论题。特别地,DAC上的多线程和多核支撑要点针对静态时序剖析、模仿/混合信号仿真和规划规矩查看(DRC)。而事实上,本次会议上也呈现了数家EDA新创公司的面孔。

新创公司CLK规划自动化公司推出的Amber,是一款多线程增量时序和信号完整性剖析东西,据称在多核渠道上简直能取得呈线性的加快。核算时序剖析方面的新式公司Extreme DA,推出的则是多线程静态和核算时序剖析器GoldTime。而Averant公司最新的Solidify 5.0,则为该公司的方式剖析东西增添了多CPU处理才能。

Nascentric公司在DAC上预展了AuSim MT,即一款针对多核渠道的多线程快速Spice仿真器;新创企业Xoomsys公司展出的是一款行将推出的、可运转在联网核算机或多核CPU上的快速 Spice仿真器——XoomCKT;而Tanner EDA公司则演示了其T-Spice电路仿真器的多线程功用。

大型EDA供货商天然也不能忽视。Magma规划自动化公司现已为其Quartz DRC东西套件推出一种“根据流式数据流的架构”,据称可优化Quartz DRC在多核CPU和多处理方面的功用。

对65nm和45nm规划东西来说,多核/多处理器运转是必需的,Gary Smith EDA公司首席剖析师Gary Smith指出。“假如EDA东西自身就具有并行机制,”他说,“那么一般情况下添加多核功用只需直接晋级就能够了;不然,就要进行很多的改写,这一般要花三年左右的时刻。现在有许多东西都处在改写进程进行了一半的状况,这也就解说了为何咱们在65/45nm东西方面落后了两年。事实上,这是EDA产业界的大问题。”

“几分欢欣几分愁”EDA供货商面临多核规划

F1:AuSim MT在两个SRAM供货商的规划中进行丈量比较,证明多线程速度取决于电路结构。

“对下一代物理完成东西来说,假如要跟上摩尔定律,多线程肯定是个要害。”CLK总裁兼首席执行官Isadore Katz表明,“与用户规划脚步保持一致的仅有途径,便是运用一切可用的内核。下一代完成东西有必要‘从头开端’建立在真实的多线程架构上。”

Cadence、新思、Mentor Graphics和Magma等大型EDA供货商都供认,未来对多核的支撑是基本要求。这四家公司都宣称现在可供给多线程和多核功用。

一些近来发布的东西现已能够直接支撑多线程处理。Sierra规划自动化公司去年所推出的网表到GDSII套件Opympus-SoC,就彻底选用多线程架构,并且支撑现在根据Linux的多核CPU。

联网CPU仍是多内核?

在EDA范畴,选用多个CPU并不是什么新鲜事。一些应用软件,特别是在进行功用验证和物理验证时,就会在联网的作业站集群上运用分布式处理,充分发挥数十乃至数百个CPU的威力。其间,有些东西还选用了多线程处理,然后充分运用具有多个CPU作业站的优势。

一些多线程东西,例如得到广泛运用的Mentor Graphics公司的Calibre DRC物理验证东西,宣称相同能在分布式网络、多CPU作业站和多核CPU上很好地作业。Calibre DRC产品司理Michael White指出,用户正在“核算集群”中布置双核和四核CPU作业站,并结合分布式网络和多核CPU。

假如负载很简单区分,那么分布式网络就可担任,Cadence公司首席技能官Ted Vucurevich说道,但假如时刻呼应很重要,那就需求一个耦合更严密的、多核的环境。

“分布式处理的难点在于:处理器之间的推迟很大。”Nascentric公司首席技能官John Croix说,“能够运用包含多个单CPU芯片的作业站来减小推迟,但这儿总线是一项约束要素。尽管从软件完成视点来看,多CPU架构和多核架构之间只要很小的差异,可是相比较,坐落同一颗裸片上的多核处理器具有最大的速度。”

因为其公司的产品既支撑分布式网络CPU,也支撑多核CPU,所以Xoomsys公司首席执行官Raul Camposano的观念比较中立。他以为,多核CPU通讯速度很快,但用于存储器拜访的带宽十分有限;而联网CPU通讯速度尽管较慢,推迟也比较大,但它们有自己的存储器和缓存,因而有更大的带宽进行存储器拜访。现在,多核CPU受限于只能包含少数处理器,而联网CPU能够拓宽到数百乃至上千个。

Tanner EDA公司首席科学家Massimo Sivilotti指出,跟着AMD的Opteron和英特尔的Core Duo作业站的推出,业界现已有“负担得起”的多核渠道可用。关于模仿电路仿真等严密耦合的数值问题,多核处理器比分布式联网CPU更适宜,他弥补道。

现在只要特定的东西支撑分布式处理,而对多核的支撑终究会得到遍及。“核算典范正在从单核向多核改变。你会看到EDA软件产业也在向这个方向开展。”Cadence公司副总裁Eric Filseth指出。

问题是为多核架构编程十分困难,并且妄图凭借原有应用软件的做法或许被证明是徒劳无益的。多核编程一般包含了运用线程来分配任务和协调呼应。“从软件视点来看,特别是在EDA中,许多算法自身是有次序的,因而即使运用了多线程,所获的的功用改进也微乎其微。所以,它们需求被从头编写。”Xoomsys公司的Camposano指出。

“或许是个灾祸”

“任何想清楚明白地创立用到线程概念杂乱软件的妄图,都有或许变成一场灾祸,而大多数EDA软件程序正深陷其间。”Calypto规划体系公司首席架构师 Ammol Mathur说,“从调试器到东西,它们对线程的支撑度都很差,而这种很清晰的多线程处理会引起极度难以调试的竞态状况和非确认行为。”

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/qiche/adas/300031.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部