高速PCB布线实践攻略

印制电路板（PCB）布线在高速电路中具有要害的作用，但它往往是电路规划进程的最终几个进程之一。高速PCB布线有许多方面的问题，关于这个标题已有人撰写了许多的文献。本文首要从实践的视点来评论高速电路的布线问题。首要意图在于协助新用户当规划高速电路PCB布线时对需求考虑的多种不同问题引起留意。另一个意图是为现已有一段时间没触摸PCB布线的客户供给一种复习材料。由于版面有限，本文不或许详细地论说悉数的问题，可是咱们将评论对进步电路功用、缩短规划时间、节约修正时间具有最大成效的要害部分。

尽管这儿首要针对与高速运算放大器有关的电路，可是这儿所评论的问题和办法对用于大多数其它高速模仿电路的布线是遍及适用的。当运算放大器作业在很高的射频（RF）频段时，电路的功用很大程度上取决于PCB布线。“图纸”上看起来很好的高功用电路规划，假如由于布线时大意大意受到影响，最终只能得到一般的功用。在整个布线进程中预先考虑并留意重要的细节会有助于确保预期的电路功用。

原理图
尽管优秀的原理图不能确保好的布线，可是好的布线开端于优秀的原理图。在制作原理图时要深思熟虑，并且有必要考虑整个电路的信号流向。假如在原理图中从左到右具有正常安稳的信号流，那么在PCB上也应具有相同好的信号流。在原理图上尽或许多给出有用的信息。由于有时分电路规划工程师不在，客户会要求咱们协助处理电路的问题，从事此作业的规划师、技术员和工程师都会十分感激，也包含咱们。

除了一般的参阅标识符、功耗和差错容限外，原理图中还应该给出哪些信息呢？下面给出一些主张，能够将一般的原理图变成一流的原理图。参加波形、有关外壳的机械信息、印制线长度、空白区；标明哪些元件需求置于PCB上面；给出调整信息、元件取值规模、散热信息、操控阻抗印制线、注释、简明的电路动作描绘……(以及其它)。

谁都别信
假如不是你自己规划布线，一定要留出富余的时间仔细查看布线人的规划。在这点上很小的防备抵得上一百倍的弥补。不要盼望布线的人能了解你的主意。在布线规划进程的初期你的定见和辅导是最重要的。你能供给的信息越多，并且整个布线进程中你介入的越多，成果得到的PCB就会越好。给布线规划工程师设置一个暂定的完结点——依照你想要的布线发展陈述快速查看。这种“闭合环路”办法能够避免布线误入歧途，然后将返工的或许性降至最低。

需求给布线工程师的指示包含：电路功用的简略描绘，标明输入和输出方位的PCB略图，PCB层叠信息（例如，板子有多厚，有多少层，各信号层和接地平面的详细信息——功耗、地线、模仿信号、数字信号和RF信号）；各层需求那些信号；要求重要元件的放置方位；旁路元件的切当方位；哪些印制线很重要；哪些线路需求操控阻抗印制线；哪些线路需求匹配长度；元件的尺度；哪些印制线需求互相远离（或挨近）；哪些线路需求互相远离（或挨近）；哪些元器材需求互相远离（或挨近）；哪些元器材要放在PCB的上面，哪些放在下面。永久不要诉苦需求给他人的信息太多——太少吗？是；太多吗？不。

一条学习经历：大约10年前，我规划一块多层的外表贴电路板——板子的双面都有元件。用许多螺钉将板子固定在一个镀金的铝制外壳中（由于有很严厉的防震方针）。供给偏置馈通的引脚穿过板子。该引脚是经过焊接线衔接到PCB上的。这是一个很杂乱的设备。板子上的一些元件是用于测验设定（SAT）的。可是我现已明确规则了这些元件的方位。你能猜出这些元件都安装在什么地方吗？对了，在板子的下面。当产品工程师和技术员不得不将整个设备拆开，完结设定后再将它们从头拼装的时分，显得很不快乐。从那以后我再也没有犯过这种错误了。

方位
正像在PCB中，方位决议悉数。将一个电路放在PCB上的什么方位，将其详细的电路元件安装在什么方位，以及其相邻的其它电路是什么，这悉数都十分重要。

一般，输入、输出和电源的方位是预先确认好的，可是它们之间的电路就需求“发挥各自的创造性”了。这便是为什么留意布线细节将发生巨大报答的原因。从要害元件的方位下手，依据详细电路和整个PCB来考虑。从一开端就规则要害元件的方位以及信号的途径有助于确保规划到达预期的作业方针。一次就得到正确的规划能够下降本钱和压力——也就缩短了开发周期。

旁路电源
在放大器的电源端旁路电源以便下降噪声是PCB规划进程中一个很重要的方面——包含对高速运算放大器仍是其它的高速电路。旁路高速运算放大器有两种常用的装备办法。

电源端接地：这种办法在大多数情况下都是最有用的，选用多个并联电容器将运算放大器的电源引脚直接接地。一般说来两个并联电容就足够了——可是添加并联电容器或许给某些电路带来优点。

并联不同的电容值的电容器有助于确保电源引脚在很宽的频带上只能看到很低的沟通（AC）阻抗。这关于在运算放大器电源按捺比（PSR）衰减频率处特别重要。该电容器有助于补偿放大器下降的PSR。在许多十倍频程规模内坚持低阻抗的接地通路将有助于确保有害的噪声不能进入运算放大器。图1示出了选用多个并联电容器的长处。在低频段，大的电容器供给低阻抗的接地通路。可是一旦频率到达了它们本身的谐振频率，电容器的容性就会削弱，并且逐步呈现出理性。这便是为什么选用多个电容器是很重要的原因：当一个电容器的频率呼应开端下降时，另一个电容器的频率呼应开端其作用，所以能在许多十倍频程规模内坚持很低的AC阻抗。

图1. 电容器的阻抗与频率的联系。

直接从运算放大器的电源引脚下手；具有最小电容值和最小物理尺度的电容器应当与运算放大器置于PCB的同一面——并且尽或许挨近放大器。电容器的接地端应该用最短的引脚或印制线直连续至接地平面。上述的接地衔接应该尽或许挨近放大器的负载端以便减小电源端和接地端之间的搅扰。图2示出了这种衔接办法。

图2. 旁路电源端和地的并联电容器。

关于次大电容值的电容器应该重复这个进程。最好从0.01 µF最小电容值开端放置，并且挨近放置一个2.2 µF（或大一点儿）的具有低等效串联电阻（ESR）的电解电容器。选用0508外壳尺度的0.01 µF电容器具有很低的串联电感和优秀的高频功用。

电源端到电源端：别的一种装备办法选用一个或多个旁路电容跨接在运算放大器的正电源端和负电源端之间。当在电路中装备四个电容器很困难的情况下一般选用这种办法。它的缺陷是电容器的外壳尺度或许增大，由于电容器两头的电压是单电源旁路办法中电压值的两倍。增大电压就需求进步器材的额外击穿电压，也便是要增大外壳尺度。可是，这种办法能够改进PSR和失真功用。

由于每种电路和布线都是不同的，所以电容器的装备、数量和电容值都要依据实践电路的要求而定。

寄生效应
所谓寄生效应便是那些溜进你的PCB并在电路中大施损坏、头痛令人、原因不明的小毛病（依照字面意思）。它们便是进入高速电路中躲藏的寄生电容和寄生电感。其间包含由封装引脚和印制线过长构成的寄生电感；焊盘到地、焊盘到电源平面和焊盘到印制线之间构成的寄生电容；通孔之间的彼此影响，以及许多其它或许的寄生效应。图3（a）示出了一个典型的同相运算放大器原理图。可是，假如考虑寄生效应的话，相同的电路或许会变成图3(b)那样。

图3. 典型的运算放大器电路，（a）原规划图，（b）考虑寄生效应后的图。

在高速电路中，很小的值就会影响电路的功用。有时分几十个皮法（pF）的电容就足够了。相关实例：假如在反相输入端仅有1 pF的附加寄生电容，它在频率域能够引起差不多2 dB的尖脉冲（见图4）。假如寄生电容足够大的话，它会引起电路的不安稳和振动。

图4. 由寄生电容引起的附加尖脉冲。

当寻觅有问题的寄生源时，或许用得着几个核算上述那些寄生电容尺度的底子公式。公式（1）是核算平行极板电容器（见图5）的公式。

(1)

C表明电容值，A表明以cm²为单位的极板面积，k表明PCB材料的相对介电常数，d表明以cm为单位的极板间间隔。

图5. 两极板间的电容。

带状电感是别的一种需求考虑的寄生效应，它是由于印制线过长或缺少接地平面引起的。式（2）示出了核算印制线电感（Inductance）的公式。参见图6。

(2)

W表明印制线宽度，L表明印制线长度，H表明印制线的厚度。悉数尺度都以mm为单位。

图6. 印制线电感。

图7中的振动示出了高速运算放大器同相输入端长度为2.54 cm的印制线的影响。其等效寄生电感为29 nH（10－9H），足以构成继续的低压振动，会继续到整个瞬态呼应周期。图7还示出了怎么运用接地平面来减小寄生电感的影响。

图7. 有接地平面和没有接地平面的脉冲呼应。

通孔是别的一种寄生源；它们能引起寄生电感和寄生电容。公式（3）是核算寄生电感的公式（参见图8）。

(3)

T表明PCB的厚度，d表明以cm为单位的通孔直径。

图8. 通孔尺度。

公式（4）示出了怎么核算通孔（参见图8）引起的寄生电容值。

[page_break]

ε_r表明PCB材料的相对磁导率。T表明PCB的厚度。D₁表明盘绕通孔的焊盘直径。D₂表明接地平面中阻隔孔的直径。悉数尺度均以cm为单位。在一块0.157 cm厚的PCB上一个通孔就能够添加1.2 nH的寄生电感和0.5 pF的寄生电容；这便是为什么在给PCB布线时一定要时间坚持警戒的原因，要将寄生效应的影响降至最小。

接地平面
实践上需求评论的内容远不止本文说到的这些，可是咱们会要点杰出一些要害特性并鼓舞读者进一步评论这个题。本文的最终列出有关的参阅文献。

接地平面起到公共基准电压的作用，供给屏蔽，能够散热和减小寄生电感（但它也会添加寄生电容）的功用。尽管运用接地平面有许多优点，可是在完成时也有必要当心，由于它对能够做的和不能够做的都有一些约束。

抱负情况下，PCB有一层应该专门用作接地平面。这样当整个平面不被损坏时才会发生最好的成果。千万不要移用此专用层中接地平面的区域用于衔接其它信号。由于接地平面能够消除导体和接地平面之间的磁场，所以能够减小印制线电感。假如损坏接地平面的某个区域，会给接地平面上面或下面的印制线引进意想不到的寄生电感。

由于接地平面一般具有很大的外表积和横截面积，所以使接地平面的电阻坚持最小值。在低频段，电流会挑选电阻最小的途径，可是在高频段，电流会挑选阻抗最小的途径。

可是也有破例，有时分小的接地平面会更好。假如将接地平面从输入或许输出焊盘下挪开，高速运算放大器会更好地作业。由于在输入端的接地平面引进的寄生电容，添加了运算放大器的输入电容，减小了相位裕量，然后构成不安稳性。正如在寄生效应一节的评论中所看到的，运算放大器输入端1 pF的电容能引起很明显的尖脉冲。输出端的容性负载——包含寄生的容性负载——构成了反应环路中的极点。这会下降相位裕量并构成电路变得不安稳。

假如有或许的话，模仿电路和数字电路——包含各自的地和接地平面——应该分隔。快速的上升沿会构成电流毛刺流入接地平面。这些快速的电流毛刺引起的噪声会损坏模仿功用。模仿地和数字地（以及电源）应该被衔接到一个共用的接地址以便下降循环活动的数字和模仿接地电流和噪声。

在高频段，有必要考虑一种称为“趋肤效应”的现象。趋肤效应会引起电流流向导线的外外表——成果会使得导线的横截面变窄，因而使直流（DC）电阻增大。尽管趋肤效应超出了本文评论的规模，这儿仍是给出铜线中趋肤深度(Skin Depth)的一个很好的近似公式（以cm为单位）：

(5)

低灵敏度的电镀金属有助于减小趋肤效应。

封装
运算放大器一般选用不同的封装方式。所选的封装会影响放大器的高频功用。首要的影响包含寄生效应（前面说到的）和信号途径。这儿咱们会集评论放大器的途径输入、输出和电源。

图9示出了选用SOIC封装（a）和SOT-23封装（b）的运算放大器之间的布线差异。每种封装都有它本身的一些问题。要点看（a），仔细观察反应途径就发现有多种办法衔接反应。最重要的是确保印制线长度最短。反应途径中的寄生电感会引起振铃和过冲。在图9（a）和9（b）中，盘绕放大器衔接反应途径。图9（c）示出了别的一种办法——在SOIC封装下面衔接反应途径——这样就减小了反应途径的长度。每种办法都有纤细的不同。第一种办法会导致印制线过长，会增大串联电感。第二种办法选用了通孔，会引起寄生电容和寄生电感。在给PCB布线时有必要要考虑这些寄生效应的影响及其隐含的问题。SOT-23布线差几乎是最抱负的：反应印制线长度最短，并且很少运用通孔；负载和旁路电容从很短的途径返回到相同的地线衔接；正电源端的电容（图9（b）中未示出）直接放在在PCB的反面的负电源电容的下面。

图9. 同一运算放大器电路的布线差异。（a）SOIC封装，（b）SOT-23封装，（c）在PCB下面选用RF的SOIC封装。

低失真放大器的引脚摆放：ADI公司供给的一些运算放大器（例如AD8045¹）选用了一种新的低失真引脚摆放，有助于消除上面提及的两个问题；并且它还进步了其它两个重要方面的功用。LFCSP的低失真引脚摆放，如图10所示，将传统运算放大器的引脚摆放按着逆时针方向移动一个引脚并且添加了一个输出引脚作为专用的反应引脚。

图10. 选用低失真引脚摆放的运算放大器。

低失真引脚摆放答应输出引脚（专用反应引脚）和反相输入引脚之间能够挨近衔接，如图11所示。这样极大地简化和改进了布线。

图11. AD8045低失真运算放大器的PCB布线。

这种引脚摆放还有一个优点便是下降了二次谐波失真。传统运算放大器的引脚装备中引起二次谐波失真的一个原因是同相输入和负电源引脚之间的耦合作用。LFCSP封装的低失真引脚摆放消除了这种耦合所以极大地下降了二次谐波失真；在有些情况下最多可下降14 dB。图12示出了AD8099²选用SOIC封装和LFCSP封装失真功用的不同。

这种封装还有一个优点——功耗低。LFCSP封装有一个暴露的焊盘，它下降了封装的热阻，然后能改进θ_JA值约40%。由于下降了热阻，所以下降了器材的作业温度，也就相当于进步可靠性。

图12 . AD8099不同封装失真功用比照——相同的运算放大器选用SOIC和LFCSP封装。

现在，ADI公司供给选用新的低失真引脚摆放三种高速运算放大器：AD8045，AD8099和AD8000³。

布线和屏蔽
PCB上存在各式各样的模仿和数字信号，包含从高到低的电压或电流，从DC到GHz频率规模。确保这些信号不彼此搅扰是十分困难的。

回忆前面“谁都别信”部分的主张，最要害的是预先考虑并且为了怎么处理PCB上的信号拟定出一个方案。重要的是留意哪些信号是灵敏信号并且确认有必要采纳何种办法来确保信号的完整性。接地平面为电信号供给一个公共参阅点，也能够用于屏蔽。假如需求进行信号阻隔，首要应该在信号印制线之间留出物理间隔。下面是一些值得学习的实践经历：

• 减小同一PCB中长并联线的长度和信号印制线间的挨近程度能够下降电感耦合。
  
• 减小相邻层的长印制线长度能够避免电容耦合。
  
• 需求高阻隔度的信号印制线应该走不同的层并且——假如它们无法彻底阻隔的话——应该走正交印制线，并且将接地平面置于它们之间。正交布线能够将电容耦合减至最小，并且地线会构成一种电屏蔽。在构成操控阻抗印制线时能够选用这种办法。

高频（RF）信号一般在操控阻抗印制线上活动。便是说，该印制线坚持一种特征阻抗，例如50Ω（RF使用中的典型值）。两种最常见的操控阻抗印制线，微带线⁴和带状线⁵都能够到达相似的作用，可是完成的办法不同。

微带操控阻抗印制线，如图13所示，能够用在PCB的恣意一面；它直接选用其下面的接地平面作为其参阅平面。

图13. 微带传输线。

公式（6）能够用于核算一块FR4板的特征阻抗。

(6)

H表明从接地平面到信号印制线之间的间隔，W表明印制线宽度，T表明印制线厚度；悉数尺度均以密耳（mils）（10^-3英寸）为单位。ε_r表明PCB材料的介电常数。

带状操控阻抗印制线（参见图14）选用了两层接地平面，信号印制线夹在其间。这种办法运用了较多的印制线，需求的PCB层数更多，对电介质厚度改变灵敏，并且本钱更高——所以一般只用于要求严厉的使用中。

图14. 带状操控阻抗印制线。

用于带状线的特征阻抗核算公式如公式（7）所示。

(7)

维护环，或许说“阻隔环”，是运算放大器常用的另一种屏蔽办法，它用于避免寄生电流进入灵敏结点。其底子原理很简单——用一条维护导线将灵敏结点彻底包围起来，导线坚持或许迫使它坚持（低阻抗）与灵敏结点相同的电势，因而使吸收的寄生电流远离了灵敏结点。图15（a）示出了用于运算放大器反相装备和同相装备中的维护环的原理图。图15（b）示出用于SOT-23-5封装中两种维护环的典型布线办法。

图15. 维护环。（a）反相和同相作业。（b）SOT-23-5封装。

还有许多其它的屏蔽和布线办法。欲取得有关这个问题和上述其它标题的更多信息，主张读者阅览下列参阅文献。

定论
高水平的PCB布线对成功的运算放大器电路规划是很重要的，特别是对高速电路。一个好原理图是好的布线的根底；电路规划工程师和布线规划工程师之间的紧密配合是底子，特别是关于器材和接线的方位问题。需求考虑的问题包含旁路电源，减小寄生效应，选用接地平面，运算放大器封装的影响，以及布线和屏蔽的办法。