工程师规划经历共享:画FPGA开发板所犯的那些过错

工程师设计经验分享:画FPGA开发板所犯的那些错误-这里先截下我最初画这个开发板的一张惨不忍睹的PCB让大家看看。TopLayer如图: BottomLayer如图: 第一遍画的时候,想速战速决把它画完,草草了事,但是等全部布线完以后却发现这里面的错误实在是太多了,我觉得最核心的错误就是一开始就没有注意整个系统各个元器件的布局,从而导致了灾难的发生,后来的布线也就非常困难。大家很容易可以在上图中看出布线的长度大部分都很长,其实这也是非常严重的错误,尤其对于高速信号线来说。输入、输出

广告

PCB规划后期查看的几大要素

当一块PCB板完成了布局布线,又检查连通性和间距都没有报错的情况下,一块PCB是不是就完成了呢?答案当然是否定。很多初学者也包括一些有经验的工程师,由于时间紧或者不耐烦亦或者过于自信,往往草草了事

浅谈PCB规划后期查看的几大要素

当一块PCB板完成了布局布线,又检查连通性和间距都没有报错的情况下,一块PCB是不是就完成了呢?答案当然是否定。很多初学者也包括一些有经验的工程师,由于时间紧或者不耐烦亦或者过于自信,往往草草了事

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部