您的位置 首页 新品

根据FPGA的多波束成像声纳整机硬件电路设计

引言多波束成像声纳利用了数字成像技术,在海底探测范围内形成距离一方位二维声图像,具有很高的系统稳定性和很强的信号处理能力。但是由于数字成像系统数据运算量大、需要实时成像等特点,对处理器性能要求很高。随

导言

多波束成像声纳运用了数字成像技能,在海底勘探范围内构成间隔一方位二维声图画,具有很高的体系稳定性和很强的信号处理才能。可是因为数字成像体系数据运算量大、需求实时成像等特色,对处理器功用要求很高。跟着适用于并行处理的现场可编程门阵列(FPGA)器材的快速开展,选用大规模FPGA为中心处理器的图画声纳,在提高了全体功用的一起,其体系结构也愈加简略。

1 体系概略

该成像声纳的电路体系处于一个密封的水密舱内部,由180路基元的收发模块、实时信号处理模块、数据传输与操控模块、电源模块以及接口板和一些衔接器组成。详细声纳头内部的构成如图1所示。

图1 声纳头内部构成

图中深色部分为声纳的发射和接纳声基阵。体系作业时,经过发射声基阵将发射模块发生的震动信号转化成脉冲声波发射出去,信号在水底构成反射,反射的声波信号再经接纳声基阵转化为电信号,进入接纳电路。接纳声基阵具有180个基元,每个基元输出的回波信号经过接口板进入接纳电路进行信号的调度与收集。收集后的180路数字信号再进入信号处理模块,该模块对收集数据进行复解调、抽样和数字滤波等一系列的处理,完结数字波束构成以及操控千兆网传输体系上发终究的波束数据。一起干端PC实时下发操控指令,对发射接纳电路和波束形

成进程进行操控。电源模块则担任给成像声纳体系中各个分模块供电。该体系的功用框图如图2所示。

图2 水下体系功用框图

2 体系硬件模块规划

2.1 发射接纳模块规划

发射接纳电路功用的好坏直接影响了多波束声纳成像的质量。发射接纳模块的原理框图如图3所示。

图3 发射接纳模块原理框图

功放电路在由频率合成器发生的作业频率信号、脉宽操控电路和功率操控电路的一起效果下,发生不同强度、不同脉宽的振动信号,此信号加载在发射基阵上,转化成脉冲波发射出去。接纳基阵经过FPGA的操控信号同步地将声纳回波转化成电信号,送入接纳机前端的调度收集电路中进行小信号的前置扩大、TVG/AGC扩大、滤波和收集等处理,发生180通道的数字信号。FPGA依据PC下发的指令操控增益操控扩大模块和ADC模块,对信号进行时刻增益扩大和自动增益操控。

2.2 数字信号处理及传输模块规划

依据规划要求,数字信号处理及传输模块首要完结对回波数据进行波束构成,以及经过千兆网口上发波束数据和下发PC端的操控指令。该模块电路的全体框图如图4所示。

图4 数字信号处理模块全体框图

声纳接纳模块的信号调度收集电路一起收集各接纳阵元的回波信号,发生180路数字差分信号。在数信号处理模块中,对收集的信号顺次作复解调、滤波抽取和波束构成等处理,终究输出512个波束数据。详细的信号处理流程如图5所示。

图5 数字信号处理流程图

本体系选用Virtex 6 XC6VLX550T芯片作为实时数据处理及波束构成的中心器材。实践算法所需的资源数量和XC6VLX550T的资源数量略——编者注。

数字信号处理模块输出的波束在100 m的量程范围内具有58.007 Mbps的数据传输率,本体系选用2倍以上的规划余量,经过千兆网来完结波束数据的网络传输。规划中选用Xilinx公司的Vitex-5 FX70T的FPGA为渠道,依据该芯片内部的PowerPC440硬核处理器,在该处理器上移植VxWorks操作体系,完结数据的网络传输功用。片上体系的规划框图如图6所示。

图6 片上体系的规划框图

PowerPC440处理器运用PLB总线操控外围设备IP核,将FIFO中的波束数据经过NPI接口搬移到DDR2中,到达必定的数据量后,再经过DMA通道将数据从千兆以太网发送出去。因为FPGA内部BlockRAM的容量无法满意VxWorks对存储空间的需求,因而运用一片32 MB的FLASH来存储VxWo rks映像和引导程序,以及一片256 MB的DDR为其供给运转程序的空间,RS232串口作为调试时的输入/输出。

该模块经过千兆网口能够接纳到干端PC下发的操控指令,完结对发射接纳模块、信号调度收集模块、信号处理及波束构成模块和千兆网数据传输等模块的操控。

2.3 体系电源规划

依据体系技能指标要求,多波束成像声纳的电源由干端电源盒发生的48 V直流电压供给,经过电缆传输到水下声纳头内部的电源板上。电源板对体系中各模块供电,既要到达功耗要求,又要满意各模块之间的电源阻隔。因而电源板中选用了砖形阻隔模块,发生了发射机所需的+95 V、+15 V和+5 V,以及接纳机所需的±5.5 V、+2.1V。其间发射机电源地和接纳机电源地阻隔,以防止发射机噪声经过地信号进入接纳机中。

接纳机所需的电源经过板直接线从电源板连到数字信号处理板上。调度收集板所需的电源信号则从数字信号处理板经过层直接插座向各个调度收集小板分发。在每块调度收集小板上,上述电源信号经过低噪音的LDO线性低压降电源芯片进行稳压。

数字信号处理板的电源地和调度收集板的电源地经过磁珠在电源板上单点共接。数字信号处理板中电流的回流途径比调度收集板中电流的回流途径短,数字部分的地相对于体系地的阻抗更低,因而数字信号处理板地上的噪声不能经过电流回流到信号调度收集板中,然后防止了模拟信号遭到数字信号的搅扰。从电源板过来的电源信号在数字信号处理板上经过LT公司的LTM4600进行电平转化,得到FPGA及其外嗣设备所需的电源信号。

2.4 体系架构规划

如上所述,本体系的硬件渠道由发射机、信号调度收集板、数字信号处理板、电源板以及一些接口板和衔接器材组成。体系作业时,声纳回波信号从接纳基阵上经过转接板传输到各调度收集板中进行收集,完结收集后的信号再经过板对板层叠衔接器汇总到数字信号处理板中做波束构成处理,最终波束数据从以太网口输出,经过千兆网传输线上传到干端PC进行成像显现,依照这种信号通路来规划体系硬件渠道的架构。

在规划时,为了减小体系体积和规划危险,将180路信号调度收集模块分红6块小板完结,每块调度收集小板依照32路规划。6块小板分红两个区,每个区层叠三层,并经过1 mm脚间隔的层叠衔接器将小板上收集的信号传输到数字信号处理板上。发射机放置在声纳头部,和声纳舱中的接纳模块阻隔,以减小相互之间的信号搅扰。电源板为体系中发热量最大的设备,计划中将电源板放在体系最顶部,板上的各电源模块紧贴声纳头壁,在体系运转时能够将电源板发生的热量及时地引导到机壳上,散发到周同的水体中。体系的全体架构如图7所示。

图7 体系硬件渠道架构

6块调度小板的电路结构完全一致,经过层直接插座传递信号。接插座的层叠规划需求满意在调度板堆叠次第恣意的情况下,使得不同的板层输出不同通道的收集信号。图8为层叠结构示意图,图中F1、F2、F3别离代表不同接插座地点层为第一层、第二层和第三层,TOP和BOTT OM则表明接插座布于同层板的不同面。安装时,上一层板的BOTTOM插座接下一层板的TOP插头,第一层板的BOTTOM插座插在数字信号处理板的插头上。图中每一层板的TOP和BOTTOM接插座上具有相同网络标号的引脚在电气上是相连的,如P5的“1”号引脚和P6的“3”号引脚在电气上归于同一网络“A”。

图8 层叠结构中的信号传递示意图

现无妨假定每一层板收集两个通道的信号,各层板收集的两个通道信号别离输入到插头P1、P3和P5的2、6脚(标有黑色圈),再由P2、P4和P6插座顺次传递到母板上。如图所示,三层板一共收集和传输了6个通道的信号:A、B、C、D、E和F。第一层板收集到通道A和通道D的信号,第二层板收集到通道B和通道E的信号,第三层板收集到通道C和通道F的信号。第三层板上TOP插头和第一层板的BOTTOM插座信号对应联系完全一致。最终调试的时分,只需对应好网络便能够在任何一层板的接插座上测验到每一层板上两个通道收集的数据。

本体系中各层调度收集板收集32个通道的数据,经过6块层叠接插座完结板间信号的传输。

3 体系显控规划

干端软件有操控和显现的功用,操控部分首要是经过网口向水下设备发送操控指令,显现部分则是将波束构成后的数据经过处理后出现图画,完结声纳成像的功用。考虑到图画显现的速度,选用多线程作业形式,别离创立数据接纳线程和数据显现线程,一起完结成像功用。

干端主控软件对外数据接口有网口和串口两种,以太网口首要传输操控指令、参数及图形数据,三路RS232串口别离接纳来自外部的定位信息如测深仪、GPS、姿势仪等。

图9 波束图画转化示意图

干端主控软件接纳到的波束数据为方位一间隔向的二维数组,即原始一帧数据为矩形图画,其间方位向为512个波束值。而实践的数据为扇形的,以接纳点为圆心,512个波束值为同一间隔90度扇形上的点。所以在进行图画显现的时分需求将原始数据进行转化。详细的转化进程如图9所示。设原始矩形中的点(j,k),经过转化算法后对应扇形图画上点的坐标为(x,y),方位角α(单位弧度),则:

其间width为扇形角对应的弦长,t为图画上近场盲区中的像素点数,pointnum为最大量程接纳到的间隔向上的点数,则pointnum+t表明对应最大量程时图画间隔向上的像素点。

4 测验成果及剖析

测验信号为脉冲调制正弦波,信号脉宽为0.2 ms,脉冲重复周期为67 ms,测验成果表明体系可正常作业,PC端显现出测验信号所构成的512个波束,依据信号的起伏改变,窗口内的条纹信号也可相应低由暗到明。

综合测验成果,水下被测方针清晰可见,其外形尺寸和什物非常符合,体系功用优秀。

结语

文中给出了一种依据FPGA的多波束成像声纳整机的体系规划计划。该体系依据Xilinx公司的FPGA芯片,依据干端PC下发的操控指令对180个基元的发射接纳电路进行操控,完结对180路通道的水声信号的调度和收集,完结数字波束构成,并将波束数据经过千兆网上传至干端PC进行显现。该体系架构紧凑,整机集成度高,且测验成果表明该体系功用优秀,可满意实践的水下方针勘探的需求。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/288551.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部