您的位置 首页 产品

ARM处理器的总线信号

现在以ARM7TDMI核的总线周期为例,介绍ARM处理器的总线信号和总线时序。1、A[31:0](address):32位地址总线,地址总线的相关控制信

现在以ARM7TDMI核的总线周期为例,介绍ARM处理器总线信号和总线时序。

 1、A[31:0] (address) : 32位地址总线,地址总线的相关操控信号是ABE, ALE和APE。
 2、ABE(address bus enable):当它为低电平时制止总线驱动,使地址总线进人高阻状况。
 3、ALE(address latch enable):当该信号为低电平时,锁存地址总线以及其他信号。这个信号能使处理器向下兼容。关于新规划,假如需求从头界说地址线,则引荐运用APE,并将ALE接高电平。
 4、APE ( address pipe line enable): APE为高电平时地址总线、LOCK、MAS[1:0]、nRW、nOPC和nTRANS信号作业在流水线方法;当APE为低电平时,这些信号作业在非流水线方法。
 5、MCLK(memory clock input): MCLK是ARM7TDMI的主时钟信号,用于一切存储器拜访和处理器操作。它由两个阶段构成,第1阶段是低电平,第2阶段是高电平。
 6、nWAIT(not wait):当它为低电平时,处理器将其读写时刻延伸几个MCLK周期,这对拜访低速存储器或外围设备有用。在内部,nWAIT与MCLK进行逻辑“与”,仅在MCLK为低时改动信号值。
 7、ECLK(external clock output):在正常操作中,它仅仅可选用nWAIT延展的MCLK,从内核输出。当内核正在城娜试时,内核强制运用调试时钟(Debug Clock,DCLK)直至调试完毕。DCLK由JTAG的时钟信号TCK内部发生。
 8、nRESET( not reset):用于从已知的地址发动处理器。该信号为低电平将形成正在履行的指令非正常间断,这个信号坚持为低电平的状况有必要至少继续2个时钟周期,一起nWAIT坚持为高。
 9、nMREQ( not memory request):恳求存储器拜访信号,低电平有用。
 10、SEQ(quential address):次序地址信号,当下一个存储器周期的地址与上一次存储器拜访的地址严密相关时,SEQ为高。与低位地址线合作,它就能指示下一个周期能够运用快速存储器形式(例如DRAM页形式),或用于旁路地址转化体系。
 11、nOP以not op-code fetch):它为低电平时标明处理器正在从存储器取指令。
 12、D[31:0](data bus):用于处理器与外部存储器之间的数据传送。在读周期,输入数据有必要在MCLK的下降沿有用。在写周期,在MCLK的下降沿之前输出数据坚持有用。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/chanpin/256771.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部