I. 导言
早于上世纪九十时代初，有定见以为电荷耦合器材（Charge Coupled Device，CCD）日渐式微，终究将成为“科技恐龙”[1]。假如用索尼公司（Sony）2015年的发布来看待，这个预言如同也有点道理：其时索尼公司正式发布停止量产CCD时间表，并开端接纳最终订单。尽管多年前业界已估计这是早晚呈现的行动，可是索尼这一发布依然震动了专业成像社群[2]。值得一提的是许多工业或专业运用（便是CMOS 传感器/’ target=’_blank’>图画传感器 (CIS) 的要点商场）到现在依然依据CCD传感器技能。究竟CCD有什么特色优于CIS，使其更具吸引力呢？在开展初期，CCD和CIS两种技能是共存的；后来CCD被视为可以满意严厉图画质量要求的高端技能，而一起期的CMOS技能依然未成熟并受制于其固有噪声和像素杂乱性等问题。在这一时期，图画技能依然以模仿结构为主，而集成图画处理功用（体系级芯片SoC）这一意念还没有被仔细考量。依据摩尔规律，技能节点的缩小使得SoC技能从2000年起快速扩展并更具竞赛力。现在CIS持续努力改善光电功用，在许多方面都显得比CCD优胜。假如运用文首说到的“进化论”譬喻，其实可以把CIS视作抵过屡次自然灾害依然存活的哺乳类动物，而这个进化前史更是跨过6500万年的史诗式故事！
II. CCD和CMOS：同源异种
CCD的作业原理是将光子信号转化成电子包并次序传送到一个一起输出结构，然后把电荷转化成电压。接着这些信号会送到缓冲器并存储到芯片外。在CCD运用中，大部分功用都是在相机的电路板上进行的。当运用需求修改时，规划人员可以改动电路而无需从头规划图画传感器芯片。在CMOS图画传感器中，电荷转化成电压的作业是在每一像素上进行。CMOS图画传感器芯片在像素级把电荷转化成电压，而大部分的功用则集成进芯片。这样一切功用可经过单一电源作业，并可以完结按照感兴趣区域或是开窗灵敏读出图画。一般来说，CCD选用NMOS技能，因此可以经过如双层多晶硅、抗晕（anTIblooming）、金属屏蔽和特定开始物料相互掩盖等特定工艺完结功用。而CMOS是依据用于数字集成电路的规范CMOS工艺技能出产，再依据客户要求参加成像功用（如嵌入式光电二极管）。
一般的见地是CMOS图画传感器的出产本钱比CCD低，因此它的效能也较CCD低。这个假设是依据商场需求的考量而出的，可是其它专业商场的定见却以为两者的技能水平相若，而CCD乃至或许更经济[3]。例如大型首要的航天方案依然选用CCD元件，原因不单是CCD在小批量和低本钱的考量下在工艺级完结功用优化，还有是长时间安稳供货的需求考量。同样地，依据高端CCD的解决方案在科学成像商场也有干流占有率，并且还有一些新产品在开发阶段。情况便是恐龙进化成飞鸟，而它们大部分都可以供给优异的成像功用……
CMOS的具有经改善的体系杂乱性，由于它基本上是嵌入了如模数转化、相关双采样（CDS）、时钟生成、稳压器等体系级芯片（System-on-Chip，SoC）结构，或是图画后处理等功用，而这些曾经都是运用体系级规划才有的功用。现在的CIS一般是按照从180 nm到近期65 nm的1P4M (1层聚酯，4层金属) 工艺出产，答应像素规划参加十分高的转化因子，便于结合列增益扩大。这使得CMOS的光反应和光灵敏度一般都比CCD为佳。相较于CMOS，CCD芯片的衬底偏压安稳性更好且芯片上的电路更少，所以具有更明显的低噪优势，乃至抵达无固定方式噪声的水平。
图1 CCD和CMOS结构比较
表1 CCD和CMOS特色比较表
另一方面，CIS有较低采样频率，可以减小像素读出所需求的带宽，因此瞬时噪声也较小。快门会一起对阵列上的一切像素进行曝光。可是CMOS图画传感器选用这一办法的话，由于每像素需求额定的晶体管，反而占用更多像素空间。别的，CMOS每一像素具有一个开环输出扩大器，而因着晶圆工艺的差异，每一扩大器的补偿和增益会有所改动，使高或暗的不均匀情况都比CCD传感器差。相对于同级的CCD，CMOS图画传感器具有较低的功耗，而芯片上其它电路的功耗也比CCD经优化模仿体系芯片匹配的解决方案来得低。取决于供货量并考虑到CCD导入外部相关电路功用的本钱，CMOS的体系本钱也有或许低于CCD。表1总结了CCD和CMOS的特色，有些功用有利于一种或其他技能，所以毋需彻底切割全体功用或本钱。不过，CMOS的真实优势是经过体系级芯片（SoC）办法完结导入灵敏性，以及其低功耗特色。
III. 关于噪声功用的常见误解
视频成像链的带宽必需当心调整，以便最小化数字化阶段的读出噪声。可是这一带宽也必需满足大以防止图画呈现其他缺陷。这一惯常做法也适用于CCD和CMOS。带宽的最小阈值是信号由采样抵达满足挨近抱负水平所需求的时间决议。诱发性过错应处于挨近最低有用位（Least Significant Bit，LSB）的可疏忽水平。要决议所需求的带宽，可以运用下面的原则：
把扩大链带宽fc，信号频率fs和N（即ADC解析率）置入算式核算。例如N=12时，数值则是：
噪声最由两个要素形成：1/f闪耀噪声和热噪声（见图2）。闪耀噪声是大自然中常有的噪声，而它旳频谱密度和地球自转速度、海底水流、气候以致气候现象等活动相关。研究报告显现一般蜡烛的闪耀速率是1/f 。在MOS器材和扩大链各元素中，闪耀噪声则是技能工艺差错生成的缺陷，使电荷被困于栅极氧化物内所形成的成果。电荷进出这些“圈套”，形成晶体管通道内的电流不安稳[6]，故又称“随机电报噪声”（Random Telegraph Noise，RTS)。运用洛伦兹数学模型（Lorentzian mathemaTIcal model）可以描述每一个“圈套”的共振行为，而模型的总和（即MOSFET通道外表规模的一切“圈套”总和）在1/f频谱上展现时，会全完契合详细噪声的频谱密度。成果显现，1/f波幅与MOSFET通道外外表积成反比──而不是彻底直观。
图2 频谱噪声密度
要去除或减小CIS上的扩大器共模差异，浮点的重置噪声以致晶体管技能涣散，视频通道一般集成一个相关双采样（CDS）级。这一元素把视频信号传送函数按照下面的算式进行转化：
在算式中，fs是采样频率，n是CDS因子（一般n=2）。如图3显现，取决于采样频率，这一滤波或多或少地去除1/f噪声频率成分，特别是当采样频率fs很高的时分明显（换句话说，电荷进出“圈套”的动作将慢于CDS频率）。HCDS滤波器结合扩大链的低通滤波器可以简化为一个如图3所示的等效带通滤波器。图中的eqBP1 对应一个一级带通滤波器。这儿eqBP1的噪声频谱函数要除以2，以得到一个带有HCDS函数的等效集成噪声功率。eqBP2 是eqBP1的陷波预算值。要获得集成噪声功率，eqBP2 的上限和下限别离按照下列算式进行倍增：
图3 噪声滤波函数
在图2和图3所示的一般情况下，噪声功用可按照下面的算式展现：
把算式(1)和(4)兼并后，得出整体集成读出噪声预算值如下：
有关算式经验证跟数字仿真成果适当匹配。CCD的读出噪声可抵达十分低水平，合适如地理或科学成像，这些运用范畴的读出频率可以十分低。体系规划包括有最小频带宽的电子元素，以防止集成进信号的不安稳时脉。在这些运用中，噪声的1/f元件有主导地位。在高速视频运用中，高噪声使得信噪比明显变差。从多个不同CCD视频相机录得的详细噪声表明情况数据，承认了有关理论 [5] 。CMOS 图画传感器的列式平行读出布局（见图1）在这一方面供给优势。阈值读出频率除以列数，再与CCD数值比较。在这儿，CIS的读出噪声首要由1/f数值主导。这有助于进一步改善CMOS技能在成像方面的功用。近期的成果显现，CIS可供给抵达1E-或更低规模的优异噪声功用。
图4 读出噪声作为fs的函数
IV. MTF 和 QE：成像质量的支柱
量子功率（Quantum efficiency，QE）是直接影响图画传感器光电功用的要素，由于光电转化功率的任何损耗都会直接减低信噪比（Signal-to-noise raTIo，SNR) 。它的影响是两方面的，由于当散粒噪声（信号的平方根）是首要噪声源时，QE不单是信噪比的被除数（信号），一起也是除数（噪声）。在这一点之上，CCD和CMOS处于同一水平，可是CCD在QE改善方面累积有多年的技能工艺优化，而在CIS的QE改善开展相对较迟。依据硅物质的物理特性，较长的波长能穿透光敏转化地带，所以会运用厚的外延资料来添加上赤色和近红外线波长的QE。依据比尔朗伯规律（Beer-Lambert law），被吸收的能量是与介质的厚度成指数联系。高端运用的CCD运用较厚的硅物质和背照（Back Side IlluminaTIon，BSI）工艺以康复高宽带QE和近红外（near infrared，NIR）灵敏度，因此具有优势。
图5 QE目标
隔行传输CCD（Interline Transfer CCD，ITCCD）是依据特定的出产工艺，导入所谓的“笔直溢漏”（Vertical Overflow Drain，VOD）或“笔直抗晕”（Vertical Anti-blooming，VAB）功用。VAB开发于1980时代初期，具有十分好的功用，但缺陷是会减低赤色的反应并回绝频谱中的NIR部分。
图6 深耗尽办法
由于这个原因，ITCCD不能从BSI中获益。而高端CCD由于运用笔直抗晕工艺，所以没有这一约束。而CMOS也具有同一特色：在薄的感测层上，由于电荷不会在像素之间浸透，所以没有串扰的缺陷。成果是ITCCD和规范CIS都可以完结杰出的空域分辨率或调制转化函数（Modulated Transfer Function，MTF) 。要添加NIR部份和灵敏度，需求明显添加物料厚度，可是厚物料会添加光电串扰，引致MTF衰减。成像质量是MTF和QE的归纳成果（即所谓的检测量子功率Detective Quantum Efficiency，DQE），所以必需一起考量空域和时域要素。图6显现运用硅掺杂办法康复MTF的深耗尽（deep depletion）光电二极管。一般来说，CIS运用类似集成电路的常用技能（特别是DRAM/内存工艺）出产，所以不会牵涉上述的特定工艺配方。不过近期的技能研究文章展现适用于CIS的特定工艺导入方案，能完结超卓的QE改善乃至相对挨近高端CCD的水平（见图5） [9][10]。最新的CMOS技能趋势可说是日新月异，引入了如导光板、深槽阻隔（Deep Trench Isolation，DTI）、埋藏微透镜，以及在光敏规模下嵌入包括像素晶体管的迭层芯片等技能。
V. 固有缺陷
“嵌入式光电二极管”（Pinned Photodiode，PPD）或“空穴堆积二极管”（Hole Accumulation Diode，HAD）开始开发意图是消除推迟并把悉数电荷从光电二极管搬运到ITCCD寄存器[12]。CMOS图画传感器的一个严重开展是在2000时代初期引入ITCCD光电二极管结构[11]，如图7所示。在CMOS中，像素结构多数以每像素的晶体管数目来表明。大部分 CMOS图画传感器倾向运用电子卷帘快门（electronic rolling shutter），这有助于集成并只需少至三个晶体管（3T）就能完结。尽管有结构简略的长处，3T像素结构的缺陷是电路来自kT/C（或温度）噪声的像素生成时域噪声会较大，并且不能容易消除。
图7 ITCCD和5T CMOS图画比照图
嵌入式光电二极管开始引入到CIS以去除来自起浮分散重置的噪声，后来并引入到四晶体管像素（4T）结构中。4T结构进行相关双采样（CDS）以消除重置瞬时噪声。这一结构也答应晶体管在像素间共用布局，以便于把每像素的有用晶体管数目减到两个或更少。事实证明，每像素的晶体管数目削减，可以空出更多规模供光敏部分或填充因子去更直接地把光线耦合到像素上。不过如图8所示，在获取视频或包括快动作的图画时，ERS会导致更多图画变形。PPD会在第二级时作业，以进行大局快门（GS）获取。它可以去除ERS伪影并进一步消除时域噪声、暗电流和固定方式噪声。挨近PPD的第五个晶体管（5T）的功用是扫除过多的电荷并调整重迭方式的集成时间（在集成时读出）。
图8 图画瑕疵：CMOS ERS变形
大局快门（GS）方式一般合作ITCCD运用，但在某些情况下会对弥散现像灵敏。
图9 图画瑕疵：CCD弥散
弥散是在电荷搬运时呈现的现像，会在印象上发生直线如图9。这瑕疵在高反差图画上特别明显，但不应把它和类似的光晕现像混杂。最常用的解决方案是导入帧行间搬运（Frame Interline Transfer，FIT）CCD结构，而FIT也具有较高视频速率的长处。与CMOS等效的弥散参数是大局快门功率（Global Shutter Efficiency，GSE），有时也称为寄生光敏度（Parasitic Light Sensitivity，PLS），是对应于传感节点到光电二极管的灵敏度份额。ITCCD的GSE值一般介乎于-88dB到-100dB[13]，在CMOS则是-74dB到-120dB乃至是3D迭层结构的-160dB[14] 。运用先进定制像素微镜片（如zerogap）可在从改善波长反应的灵敏度到减小CMOS像素上的二极管所形成的填充因子丢失方面完结明显的别离。它也是改善GSE功用的首要要素。
VI. CMOS成像技能的未来
CCD技能特别合适时间推迟积分（Time Delay Integration，TDI）范畴。TDI（在扫描场景时，电子同步的积分和累加）的导入相对直接，只需求一个电荷搬运器材就可以完结。这技能开始用于信噪比最大化，然后用于CIS CCD以保存杰出的图画界说（MTF）。近年多个于模仿区域（电压）[18]或数字区域仿制信号累加的测验，为CMOS TDI开辟新的开展方向。不管在太空地上观测或是在机器视觉方面，CCD推迟积分结构的低噪声和高灵敏度功用都广受欢迎。不过现时最令人等待的开展是依据CMOS工艺、但具有CIS CCD的长处以及电荷搬运寄存器结合行式ADC转化器的技能[17] 。尽管有长足进步，CMOS图画传感器的灵敏度在光线十分弱小运用（如只要几十微流明的环境）依然受限于读出噪声。运用电子倍增技能的EMCCD[15] 显现出在降噪方面的巨大潜力，因此遭到科学成像商场的留意。一般来说，就如CCD被CMOS传感器代替相同， EMCCD也有潜力朝着电子倍增CMOS（electronmultiplying CMOS，EMCMOS）的方向开展[20]。一如EMCCD，EMCMOS方案改善光线十分弱小运用中的图画质量，以合作科学或监督方面的运用。CMOS技能有助于完结更小更具智能的体系、下降功耗，以减低量产的本钱（即所谓的SWAP-C办法）。电子倍增的原理是在读出链任何参加任何噪声前为信号进行增益，使得噪声被增益摊分，以改善信噪比。依据CCD原理，信号会以电子包的方式传送，然后在读出之前一起对每一个像素进行倍增。CMOS的信号是在电压域，因此倍增作业必需在源跟从晶体管把噪声加进信号并传送到浮点之前完结[16]。
跟着3D成像的盛行，需求物件深度的信息，飞翔时间（Time-of-Flight，ToF）技能在这一方面派上用场。ToF的原理是在传感器平面上设置人工脉冲光源并发射出去，然后把反应的反射波段用于相关函数核算来得出间隔。这一技能于1995年于 “确定”CCD中初次提出[21]。而ToF在CMOS的运用则是由CCD像素的启示而来[22]。另一办法则是运用电流辅佐光子解调器（Current Assisted Photonic Demodulators，CAPD）测量深度。两种办法都完结了工业3D传感器的量产并完结了一系列的运用如核算人数、安全监控、计量学、工业机器人、手势辨识和先进轿车驾驶者辅佐体系（ADAS）等。这是都是CCD技能衍生的意念成功过度到CMOS作改善，再完结工业运用大规模导入的典型比如。
CMOS技能导入也衍生出新的运用规模。举个比如，跟CCD在1980时代在专业相机范畴代替现像管（vidicontubes）类似，单光子雪崩二极管（Single- Photon Avalanche Diode，SPAD）本来的开发意图是作为光电倍增管（Photomultipliertubes，PMT）的固态代替产品。SPAD基本上是在所谓的盖革方式（Geiger mode）中，按照击穿方式上的反压进行偏置的p-n 结。不过这结构十分不安稳，任何能量改动都会导致雪崩效应。这一特色被用于单光子感测。经过在SPAD和输入电压之间导入一个简略的电容元件，运用被迫按捺原理开闭雪崩，或运用嵌入式MOSFET通道发动自动按捺原理抵达同一意图。这样就可以制造代表量子事情的数字信号。依据原理，SPAD一个依据简略结构的CMOS技能，无需用于图画传感器的专门工艺。不过由于它需求杂乱的电路，SPAD阵列的作业也较为杂乱。跟光子的抵达相同， SPAD的引发和事情记数依界说是异步的。CMOS技能因此是不贰之选。例如这就可以十分快速地发动扫描像素阵列，以承认已转化的像素。这些帧组合后就能制造一个视频序列[23]。
VII. 总结
前期一些声称CCD时代完结的文章已被视为预言[1]，仅仅实践的过渡时间比估计的长许多。另一方面开发用于CMOS图画传感器的图画结构品种和立异性都大大超越前人想像。跟着晶体管蚀刻工艺缩小化和CMOS出产技能演进，这些立异都变得可行。大型工业成像厂商除了价格，还持续在光电功用方面进行竞赛。现在的运用者现已不是单单在乎于拍摄，而是获取人生中各个重要时间，因此等待不管在任何光线情况下都能拍出完美的相片。工业运用也因着这些改善，在其它一般规模上得益。越来越多视觉体系也依据顾客商场趋势而调整其图画传感器要求，图画缩小便是一个比如。而高速处理可以提升高本钱出产机器的产值并完结自动化工艺和查看，所以也是一个重要的经济要素。新的运用正把传感器面向功用极限并不答应图画内有更多噪声，推动了单光子成像技能。除了简略的拍摄和显现，3D增强实际技能也用尽了CMOS技能的一切潜能，供给特殊的视觉空间体会。一如地球上的首要物种，CMOS图画传感器现已大大进化并习惯其周遭环境。
