1． 确保您的体系的时钟应是合适的。假如您封闭/翻开A/D模块,应等候一段时刻,该段时刻是采样时刻;假如您改动输入通道,相同也需等候这段时刻,和最终的TAD（TAD为完结每位A/D转化所需的时刻）。TAD能够在ADCON0中（ADCS1、ADCS0）中挑选,它应在2US-6US之间。假如TAD太小,在转化进程完毕时,没有彻底被转化;假如TAD太长,在悉数转化完毕之前,采样电容上的电压现已下降。对该时刻的挑选的详细细节请参照有关的数据手册或使用公式。
2． 一般模仿信号的输入端的电阻太高（大于10Kohms）会使采样电流下降然后影响转化精度。若输入信号不能很快的改动,主张在输入通道口用0。1UF的电容;它将改动模仿通道的采样电压;因为电流的补给,内涵的坚持电容为51.2PF。
3． 若没有把一切的A/D通道用完,最好少用AN0端。因它的下一个脚与OSC1紧靠在一起,会对A/D对转化形成影响。
4． 最终,在体系中,若芯片的频率较低,A/D转化的时钟首选的是芯片的振动。这将在很大范围内下降数字转化噪音的影响。一起,在体系中,在A/D转化开端后,进入SLEEP状况,有必要挑选片内的RC振动作为A/D转化的时钟信号。该办法将进步转化的精度。
