在现代雷达体系的研发和调试进程中，对雷达功用和方针的测验是一个重要环节，在这个环节中，运用模仿
方针信号的办法与外场实测比较具有花费少、可重复和灵活性高的优势。实践的雷达在承受方针回波时，回波中的杂波和噪声是很大的，乃至有些时分可以吞没方针回波信号。可是，在人为地对雷达进行测验时，有时只对雷达的某个和某些参数感兴趣，期望在回波中表征感兴趣的参数强一些，这时就应该在回波中去掉杂波和噪声的影响，而这在实践的外场试飞进程中是不可能完结的，这也是雷达信号模仿器对场外试飞的一大优势。
FPGA作为高功用数字信号处理体系中的要害部件，在雷达信号模仿和雷达信号收集等方面有着巨大的开发潜能，选用这些技能对雷达体系和环境进行模仿，可重复性高，可以屡次模仿同一状况下雷达的功用，便于剖析。现在对雷达信号模仿器的研讨比较多，通用的办法是软硬件相结合，使体系既有很大灵活性又可以满意信号实时输出的要求。以往的规划中FPGA一般用来操控整个体系的时序，本规划选用集成微处理器的FPGA，一起完结信号模仿和时序操控的功用，改变了以往信号处理DSP+FPGA 中FPGA作为协处理器的方法[1-3]。整个规划仅需求具有嵌入内核的FPGA和简略的外围电路，使体系的集成度更高，因为FPGA在信号处理中并行处理的优势，体系实时性强。体系选用工业规范的总线结构以及模块化规划，具有杰出的通用性、兼容性以及可扩充性。
1 体系组成
1.1 雷达信号的模仿
雷达信号模仿模块(如图1)首要完结对雷达中频和视频模仿。其间中频信号模仿可以模仿发生雷达中频线性调频脉冲信号，视频信号模仿可以模仿一路非相参视频信号或两路相参视频信号。雷达信号模仿模块内部包含：天线操控、触发操控、波门操控以及信号发生等子模块。天线操控模块依据天线参数发生天线扫描信号；触发操控模块依据触发信号参数发生周期性的触发脉冲信号；波门操控模块依据天线扫描信号、触发脉冲信号以及方针方位、仰角和间隔参数在指定方位、仰角和间隔上选通波门输出方针信号，信号发生模块依据参数设置发生对应起伏。
1.2 杂波的模仿
杂波是雷达回波的重要组成部分，只要对杂波有用的建模，并将其叠加在方针信号上，才干使模仿出的雷达回波更挨近实在状况。一般该模型用计算随机进程来描绘。杂波的模仿有2种途径：(1)运用Matlab在电脑上发生。首要依据雷达环境和被测雷达参数，挑选适宜的杂波模型以及计算特征参数，树立杂波数据库；然后在计算机中运用零回忆非线性变换法发生杂波随机序列[4]。现在最常用的杂波起伏散布模型有韦布尔模型、对数正态模型和K散布模型，规划中发生表明雷达杂波起伏的N 个数据样本Z1，Z2，…ZN，这些样本具有上述某种给定的概率散布和恣意给定的功率谱，将这些随机样本序列在磁盘上保存下来。PC机上完结随机序列，具有起伏散布和频谱特性可挑选的长处。(2)运用线性反应移位寄存器（LFSR）发生随机的数字噪声。LFSR可以被视为一个线性移位寄存器组，并且每个寄存器的输入都是它前一个寄存器输出的一个线性函数。在FPGA中规划一个16 bit随机数字噪声模仿模块，此序列发生器的初始值为0XFFFF，数字噪声信号的周期为216-1=65 535。依据硬件完结的随机序列，具有循环周期长、随机性好、资源耗费少的长处。
在实时模仿时，依据雷达天线波束与杂波区域几许联系，用户可以依据状况挑选运用哪种办法发生随机序列，经过硬件和软件体系直接模仿雷达的杂波回波信号。
1.3 搅扰信号的模仿
雷达搅扰信号的模仿可以模仿实在战场环境下的一些搅扰信号，包含噪声搅扰以及诈骗性搅扰，然后可完结对雷达抗搅扰功用的检测。噪声搅扰包含多普勒噪声搅扰、瞄准式噪声搅扰、调频噪声搅扰；诈骗搅扰包含间隔诈骗、速度诈骗、假方针等。
噪声搅扰信号的方法比较复杂，首要是经过上位机发生对应的数据，以文本的方法存储下来。在装备FPGA时，将文本文件作为ROM的初始化文件，在编程进程中以查表的方法生成噪声搅扰信号。
对脉冲雷达间隔信息的诈骗首要是经过对收到的雷达照耀信号进行延时调制和扩大转发来完结。因为单纯的间隔质心搅扰形成的间隔差错较小（小于雷达的间隔分辩单元），所以对脉冲雷达间隔信息的诈骗首要选用间隔假方针搅扰和间隔波门拖引搅扰。间隔假方针搅扰的模仿在FPGA中体现出来的便是2组重复频率不同的脉冲串，2组脉冲串之间的时刻差就对应着延时调制，可以经过计数器操控2个脉冲之间的推迟调制。波门拖引搅扰时，经过FPGA操控脉冲宽度和对应的功率水平，最终将方针回波脉冲分为2个脉冲，且假方针的功率水平比实在方针的功率水平要高。
1.4 实测数据的信号重构
国内涵雷达数据收集方面的研讨日趋老练，依据PCI、USB接口的数据收集体系都能满意雷达中视频采样的要求，并且可以依据需求将收集的数据存盘或软件实时回放处理[5-7]。本体系处理的问题是将体系收集到的数据或磁盘阵列上存储的其他体系收集到的雷达实测数据经过模仿体系重构出雷达回波信号，做到实在环境的可重复再现，为雷达接纳体系功用的检测供给了有利条件。信号重构进程需求知道雷达回波采样时的采样率，确保模仿体系DA信号输出的速率与数据收集时的采样速率共同，防止收集和康复速率的不匹配形成雷达信号的非线性失真。一起实测数据帧的组成方法有必要是已知的，这样才干提取雷达信号的同步、方位、仰角等信息，将对应的起伏信息与方位、仰角同步。
2 详细完结
2.1 硬件规划
FPGA选用的是Xilinx公司的100万门FPGA芯片XC3S1000，其装备芯片为Xilinx公司的4 MB容量PROM芯片XCF04S，以自动串行办法对FPGA进行上电装备。AD、DA分别为ADI公司12位105 MS/s高速模/数转化芯片AD9432与14位105 MS/s高速数/模转化芯片AD9764。SRAM选用Cypress公司的256k×16 bit SRA。
M芯片CY7C1041用于对数据进行大容量缓存，以满意USB的传输需求。USB操控器选用Cypress公司的 EZ-USB FX2系列USB2.0芯片CY7C68013，封装为PQFP128。它支撑USB2.0高速传送，最高速率可达480 Mb/s。体系框图如图2所示。
2.2 FPGA程序规划
FPGA程序首要包含雷达信号模仿模块、雷达信号收集与传输操控模块和SDK中Microblaze的操控与参数传递模块。雷达信号模仿模块首要完结对雷达中频/视频和杂波信号的模仿，为雷达的接纳体系和信号收集模块供给自检测验信号。雷达信号收集与传输操控模块首要完结对雷达中频/视频信号的收集与传输操控，该模块为体系实在回波的模仿供给了实测数据。参数的传递首要由两部分组成：上位机的信号参数输入或信号模仿体系自带的键盘扫描输入与 Microblaze核之间的参数传递；Microblaze将对应的输入参数经过中止调用的方法传递给信号或杂波发生模块。在ISE 9.1环境下经过VHDL硬件言语发生脉冲、LFM等信号，运用EDK 9.1的附件将在ISE 9.1中发生的信号模块转化为对应的IP核 [8]。在EDK开发中，可以将在ISE中发生的信号模仿的IP核直接添加到工程中，IP核和Microblaze处理器之间经过OPB总线完结信号参数和中止信号的传递，使整个开发进程模块化。依据FPGA的嵌入式体系规划的EDK开发中有硬件模块规划和软件操控2个部分，使整个体系兼容了FPGA并行处理的高速率和软件编程的简练。
2.3 驱动程序规划与运用
FX2的设备驱动程序有2种：一种用来在设备接入时从主机下载固件到RAM中，称为固件下载驱动程序(wdgtldr.sys)；另一种是在设备从头罗列后加载的通用设备驱动程序(ezusb.sys)，应用软件经过该设备驱动程序与FX2通讯[9]。
固件下载驱动程序(wdgtldr.sys)是运用Cypress公司供给的固件下载驱动程序源代码和用户编译成功的固件代码，在Win2000 DDK中创立的。在将固件代码下载到RAM中后，体系铲除内存中的固件下载驱动程序，并进行从头罗列，让8051固件操控FX2。此刻，体系取得由 8051固件供给的新的ID号，认为有新的USB设备接入，并据此加载相应的通用设备驱动程序。通用设备驱动程序一般不需求从头编写，可以直接运用 Cypress公司现已编好的驱动程序ezusb.sys。
3 体系调试成果
运用信号模仿发生一些典型的雷达视频信号，验证了体系在工程上的可行性。图3为频率操控字为1 500时的线性调频脉冲信号，脉宽为10 μs；图4为非相参视频脉冲串，脉冲宽度为10 μs，重复周期为700 μs；图5为相参视频脉冲串，脉冲宽度为10 μs，重复周期为700 μs，多普勒调制频率为200 Hz。
依据FPGA嵌入式体系的雷达方针模仿器的规划运用了嵌入微处理器FPGA在操控方面的灵活性，在修正参数从头对FPGA进行装备时，只需完结对应的软件编译，节省了芯片再装备的时刻；完结了相参、非相参、线性调频脉冲串等雷达中频、视频信号的模仿和韦布尔、对数正态、K散布3种典型散布模型的杂波模仿；运用实测雷达回波数据完结了实践雷达回波的重构，该体系发生的信号可以根本满意雷达接纳体系功用的测验。
