您的位置 首页 应用

回绝制作技能被赶超 英特尔揭露封装工艺细节

继去年9月,迫于竞争对手的压力英特尔全面开放了制造工艺细节之后,今年9月英特尔选择主动的亮出封装工艺的技术特性,再次突出作为IDM厂商在处理器制造特别是面向……

最近几年,由于产品竞争对手压力不大以及工艺竞争对手在智能手机商场推进下的快速开展,英特尔现已不再是引领半导体工艺制程行进的排头兵,但这并不能否定英特尔仍然是半导体工艺的领导者。特别是依托超微缩技能完成在10nm节点到达竞争对手7nm同量级的晶体管密度,然后持续坚持处理器核算才能的抢先性。

继上一年9月,迫于竞争对手的压力英特尔全面开放了制作工艺细节之后,本年9月英特尔挑选自动的亮出封装工艺的技能特性,再次杰出作为IDM厂商在处理器制作特别是面向未来异构处理器制作方面的技能抢先优势。

规划,制作,封装是半导体芯片诞生的三个关键步骤,受限于本钱压力,许多公司现已底子从传统的IDM——独立规划制作和封装全包的形式,改变分托付代工的新形式。这样带来的优点是本钱分摊、专心各自的技能领域,能够最大化芯片的本钱效益。但跟着体系规划步入SiP乃至模块化小芯片堆叠年代,高功用核算运用所需求的芯片,特别是比方面临智能运用的许多异构核算产品而言,IDM能够从规划制作和封装的全体上进行全面的考虑,依据实践的需求进行定制化的封装工艺开发,然后最大化产品的功用优势。

关于这点,英特尔公司集团副总裁兼封装测验技能开发部分总经理Babak Sabi特别指出,英特尔的开发计划重视全体,而且又十分全面,期望一切的产品都能够十分轻松地集成在客户的平台上,表现IDM带来的优势。针对现在英特尔的封装技能,Babak Sabi介绍英特尔能够供给广泛的封装技能以支撑各个细分商场的不同需求,比方,对传统的处理器和异构核算运用能够供给Large FCxGA、多芯片封装(MCP)、嵌入式多芯片互连桥接(EMIB)等技能,对小型处理器能够供给FCxGA封装技能,对更微型的运用则能够完成6 mm -17 mm、0.40 -1.0 mm Z 高度的FC/WB-CSP。

针对现在最抢手的多芯片封装技能,英特尔院士兼技能开发部联合总监Ravindranath (Ravi) V. Mahajan具体共享了英特尔的先进的多芯片封装架构(MCP)技能优势和细节。MCP经过把多个功用内部在封装内完成芯片和小芯片的衔接,协助全体芯片完成单晶片体系和片上体系的功用。这儿需求做到三个技能方针即:低功耗、高带宽和高传输速度(低时延),这就要求封装内的每个部分都要做到满足的轻浮和细巧,还要进行封装内每个裸片之间的互连微缩,以缩短一切桥凸之间的间隔。Ravi举例在处理器封装中经过英特尔微缩技能,能够将包括CPU、GPU和内存子体系等功用本来4000平方毫米的电路部分独自缩小封装成不到700平方毫米,经过削减物理间隔完成了传输速度进步和功耗下降。IDM另一个优势Ravi总结为支撑多种节点的混合集成,能够完成多个不同元器件的集成并持续削减封装的尺度。在未来英特尔并不仅仅是把硅片叠到封装上,还能够把硅片直接放到封装里边即嵌入式桥接,然后大幅减缩整个体系的尺度。高功用的处理器内部需求高速信号传输,这就带来高速信号传输的损耗问题,英特尔经过开发专门的制作技能让金属表面粗糙度得到大幅下降,并经过全新的布线办法,将信号间的串扰变得更少,并经过全新的生产工艺和流程,能够更好的经过电介质仓库的规划进一步削减两者之间信号传导的损耗。

面向现在盛行的2D转向3D的封装以及定制化封装潮流,英特尔预备了Foveros技能以及Co-EMIB, Co-EMIB便是EMIB技能还有Foveros两个技能之间的集成,然后将2D和3D芯片进行交融。Co-EMIB能够把超越两个不同的裸片来进行叠加,具体的叠加也能够在水平缓笔直方向完成,完成了更好的封装规划灵敏度,能够把它进行不同层面的切割级,而且把它放在同一个封装内进行完成。

面向未来的异构和高功用核算运用,英特尔相同做了充沛的预备,英特尔封装研讨事业部组件研讨部首席工程师Adel Elsherbini介绍英特尔现在具体微缩的方向有三种:一种是用于堆叠裸片的高密度笔直互连,它能够协助大幅度的进步带宽,一起也能够完成高密度的裸片叠加。第二种是大局的横向互连。在未来跟着小芯片运用的会越来越遍及,英特尔也期望在小芯片集成傍边保证更高的带宽。第三个是全方位互连,经过全方位互连能够完成之前所无法到达的3D堆叠带来的功用。在此基础上,英特尔先后开发了高密度笔直互连、非焊料的焊接技能(混合键合)、全横向互连以及全方位互连(ODI)等技能,来进步在封装内小芯片之间的链接越来越高带宽、低功耗和低时延,并进一步缩短了内部互连所需的空间。

尽管说,现在英特尔这些先进的封装工艺首要运用在自家的处理器和FPGA等产品中,但从技能演进的思路来看,英特尔现已着眼于从制作工艺和封装工艺两方面共同努力来进步芯片的全体功用并节约空间尺度。作为IDM的英特尔,比较于当下干流的规划+封装+制作的分工形式,关于功用考虑优于本钱考虑的高功用处理器来说,仍然在部分技能环节上存在着形式上的底子优势。

先是发布制作细节,接着杰出封装优势,是竞争对手的压力使然,仍是英特尔越来越回归半导体公司的实质,咱们不想去追查原因。但有一点笔者想阐明,跟着半导体工艺的不断演进,工艺迭代的本钱压力越来越沉重,而另一方面半导体芯片的体系复杂度的进步以及3D封装和SiP模块化封装的逐步盛行,半导体芯片的功用早就不是一个简略的工艺节点就能够决议一切的年代。异构核算架构也好,数字模拟混合芯片也罢,挑选最能发挥芯片规划功用又保证其稳定性和本钱效益的工艺节点和封装形式才是最合理的。

在数量巨大、功用悬殊、制程涣散且运用冗杂的小芯片互连组成体系级封装芯片的年代,芯片早就没有清晰的好坏之分,最适合你运用规划需求的芯片,便是最好的产品。

具体的英特尔工艺说明视频能够参阅:http://m.v.qq.com/play/play.html?vid=t0924da3ym1&ptag=4_7.5.0.22257_copy

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/yingyong/119178.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部