您的位置 首页 传感器

FPGA的根本作业原理 Xilinx和Altera比照

FPGA的基本工作原理 Xilinx和Altera对比-查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,

FPGA是在PAL、GAL、EPLD、CPLD等可编程器材的基础上进一步开展的产品。它是作为ASIC范畴中的一种半定制电路而呈现的,即处理了定制电路的缺乏,又克服了原有可编程器材门电路有限的缺陷。

因为FPGA需要被重复烧写,它完结组合逻辑的根本结构不或许像ASIC那样经过固定的与非门来完结,而只能选用一种易于重复装备的结构。查找表能够很好地满意这一要求,现在干流FPGA都选用了依据SRAM工艺的查找表结构,也有一些军品和宇航级FPGA选用Flash或许熔丝与反熔丝工艺的查找表结构。经过烧写文件改动查找表内容的方法来完结对FPGA的重复装备。

依据数字电路的根本知识能够知道,关于一个n输入的逻辑运算,不管是与或非运算仍是异或运算等等,最多只或许存在2n种成果。所以假如事前将相应的成果存放于一个存贮单元,就相当于完结了与非门电路的功用。FPGA的原理也是如此,它经过烧写文件去装备查找表的内容,从而在相同的电路情况下完结了不同的逻辑功用。

查找表的原理与结构

查找表(Look-Up-Table)简称为LUT,LUT本质上便是一个RAM。现在FPGA中多运用4输入的LUT,所以每一个LUT能够当作一个有4位地址线的的RAM。当用户经过原理图或HDL言语描绘了一个逻辑电路今后,

PLD/FPGA开发软件会主动核算逻辑电路的一切或许成果,并把真值表(即成果)事前写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。

下面给出一个四输入与非门电路的比如来阐明LUT完结逻辑功用的原理。

表给出一个运用LUT完结四输入与门电路的真值表。

FPGA的根本作业原理 Xilinx和Altera比照

表 输入与门的真值表

从中能够看到,LUT具有和逻辑电路相同的功用。实际上,LUT具有更快的履行速度和更大的规划。

3.1.2查找表结构的FPGA逻辑完结原理

咱们仍是以这个电路的为例:

FPGA的根本作业原理 Xilinx和Altera比照

图 四输入与门电路图

A,B,C,D由FPGA芯片的管脚输入后进入可编程连线,然后作为地址线连到到LUT,LUT中现已事前写入了一切或许的逻辑成果,经过地址查找到相应的数据然后输出,这样组合逻辑就完结了。该电路中D触发器是直接使用LUT后边D触发器来完结。时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道,直接连接到触发器的时钟端。触发器的输出与I/O脚相连,把成果输出到芯片管脚。这样PLD就完结了图所示电路的功用。(以上这些过程都是由软件主动完结的,不需要人为干涉)

这个电路是一个很简单的比如,只需要一个LUT加上一个触发器就能够完结。关于一个LUT无法完结的的电路,就需要经过进位逻辑将多个单元相连,这样FPGA就能够完结杂乱的逻辑。

因为依据LUT的FPGA具有很高的集成度,其器材密度从数万门到数千万门不等,能够完结极端杂乱的时序与逻辑组合逻辑电路功用,所以适用于高速、高密度的高端数字逻辑电路规划范畴。其组成部分首要有可编程输入/输出单元、根本可编程逻辑单元、内嵌SRAM、丰厚的布线资源、底层嵌入功用单元、内嵌专用单元等,首要规划和生产厂家有Xilinx、Altera、LatTIce、Actel、Atmel和QuickLogic等公司,其间最大的是Xilinx、Altera、LatTIce三家。

比较Xilinx和Altera

要比较Xilinx和Altera的FPGA,就要清楚两个大厂FPGA的结构,因为各自规划的不同,两家的FPGA结构各不相同,参数也各不相同,但能够统一到LUT(Look-Up-Table)查找表上。

下图便是A家的Cyclone IV系列片子的参数:

FPGA的根本作业原理 Xilinx和Altera比照

Altera Cyclone IV 系列资源比较

能够看到,A家的片子,用的是LE这个术语。

而下图是X家的Spartan-6 片子材料:

FPGA的根本作业原理 Xilinx和Altera比照

Xilinx Spartan-6 系列资源比较

X家用的是CLB这个术语作为根本单元。

再看看两家的根本单元有何不同:

A家的LE如下图:

FPGA的根本作业原理 Xilinx和Altera比照

Cyclone LE 结构

便是一个4输入LUT+FF构成

而X家的CLB如下:

xilinx CLB 结构

FPGA的根本作业原理 Xilinx和Altera比照

一个CLB由2个SLICE构成,一个SLICE含有4个6输入LUT,所以LUT=8*CLB。

Xilinx CLB 包括的 Slices LUT FF

FPGA的根本作业原理 Xilinx和Altera比照

这样的话,能够较比一下。EP4CE6根本就和XC6SLX9一个等级。。。。当然A家的片子是4输入LUT远比不上X家的6输入LUT。而X家的S-6片子,一个Slice内部有4个lut,8个FF。简而言之,一个Slice=四个LE。要注意的是A家C5以下的片子是4输入LUT而X家的是6输入LUT,不同也较大。假如不考虑FF,那么一个X家的slice=4个A家的LE。例如XC6SLX16含有2278个slices=EP4CE10(9000LE)的姿态。当然,S-6的FF多一倍,达到了18224个。

在Virtex-5中(咱们的规划大部分是Virtex,V5V6V7),一个Slice包括了4个LUT和4个FF。所以单纯从逻辑资源来看,S-6一个Slice比V-5的Slice强。当然V5的GTPGTX等等还有IO数量是S-6赶不上的。当然,A家的Cyclone V系列的片子,内部和前几代彻底不同,选用了从高端的StraTIx系列下放的技能。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/yingyong/chuanganqi/337038.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部