在高速数据收集卡中，中心部分是高速模数转化器。跟着制作ADC的技能不断技能，美国的TI公司和ADI公司都开宣布采样速度在100Msps，但价位低价的器材。本规划选用TI公司的TLC5540，其特点是：
*8位分辨率；
*最高转化速率达40Msps；
*内部采样和坚持功用；
*模仿输入带宽≥75MHz（典型值）；
*内部基准电压产生器。
它的引脚摆放和功用如图1所示。
其间OE端是输出答应端。当OE为低电平时，答应数据输出；反之，D1～D8为高阻状况。ANALOG IN为模仿输入端，CLK为时钟输入端，其它一些引脚为一些地线、电源线、基准电压的输入调理端等。整个芯片的操控十分便利。
在数据收会集卡中，它的采样频率不仅仅取决于ADC的转化速率。在计算机数据收集体系中，采样频率可表示如下：
fs=1/（tCONV+tACQ+tAID）
式中，tCONV是A/D转化的时刻，tACQ是采样坚持时刻，tAID是数据传输与处理等辅佐操作时刻。可见，所谓高速，除了要求进步A/D转化的速度外，更重要的是设法削减tAID的时刻。
规划中，在扩展板上添加1个或多个微操控器，作为前端从机，首要担任采样进程操控和数据存储时序的操控。微操控器与主机之间必须有专用的联络通道，以便主机能对从机实施操控及主从机之间的状况信息交流。这样，在高速采样的进程中，CPU不需求参加，采样数据存储完全由外部电路主动进行。在采样期间，CPU能够做自己的数据处理和其它作业。采样完毕后，再由CPU读出数据进行存储和处理。完结后，又持续采样。数据采样与处理是替换进行的，即所谓的“空隙式采样办法”。当然，这是针对高速数据采样时选用的办法。在慢速采样时，能够完全由主机自行采样，完结边采样、边读数、边处理的真实同步办法。
整个硬件电路的规划原理如图2所示。
在本规划中选用AT89C51作为高速数据收集卡的操控中心。它的首要功用是：
①运用P1口与主机通讯，接纳PC机的指令及数据并纠错、解说、存储、履行；
②送出MCU当时状况信息，以便主机查询；
③依据机的指令设置操控端口的I/O状况，昭挑选采样速率、是否答应读写RAM等。
前面现已说到，在整个采样进程中，MCU担任全面的操控作业，主机与采样电路之间不需求任何的线路。主机只要把所要完结的使命编成规格化的指令，在每一次采样开端前悉数发给从机。但它的数据只能送出，而不能够直接发送数据给主机的端口。从机的位置是被迫的，送出的数据是否被承受由主机决议。
在本电路中，时序操控是十分重要的，尤其是ADC的采样时序和存储器的读取时序的合作很重要。TLC5540的时序操控比较便利，输出使能端OE一向置低，经过操控时钟输入端CLK来操控采样速率和存储速率。从图2能够看出，在扩展了1个存储器的一起扩展了1个地址产生器。地址产生器是由计数器组成的。也就是说，计数器计1个数，它的地址就改动一下。在本电路中，把外部输入的时钟作为TLC5540的CLK端和计数器的时钟端。
详细示意图如图3所示。
经过这样的电路，ADC的采样时序和存储器的存储时序就能够很好的合作，确保采样1个数据存储1个数据，不会产生丢掉的状况。
以上所述，是收集卡需求收集高速数据时选用的操控办法。在规划中，为了进步卡的适用面，还特别规划了关于收集慢速数据的办法。
责任编辑：gt
