导言
现在的安防监控范畴的干流产品是DVR(数字硬盘录像机)，它的首要特点是合适监控点会集的局域监控运用。可是，跟着关于长途分布式监控需求的增加，嵌入式网络视频服务器以其可靠性高，组网便利等长处越来越遭到安防范畴厂商和客户的注重。视频服务器的解决计划有多种挑选，可是商场产品的干流一般挑选两种计划：(1)CPU+ASIC。该计划挑选以ARM为核的CPU和专用媒体处理芯片建立。长处是开发时刻相对较短，但因为选用ASIC，灵活性较差，产品一旦定型，很难更改。(2)选用面向媒体处理的专用DSP。其开发时刻不长，长处是因为算法是软件代码，所以能够不断对产品功用进行晋级，重复开发本钱较低。依据以上几点，本体系选用第二种计划规划。
一.体系的硬件规划。
视频服务器最首要的功用是完结图画和声响的收集、紧缩及传输的功用。视频服务器用到的核心技能一般包含视频紧缩算法，音频紧缩算法，网络传输协议。现在商场上的干流技能首要是MPEG4或H26x视频紧缩算法、AAC音频紧缩算法、G.72x语音紧缩算法(或AAC音频紧缩算法)，TCP/IP协议等。DM642是TI公司推出的一款针对多媒体处理范畴运用的DSP，它是在C64x的根底上，增加了许多外围设备和接口。该DSP为548脚BGA封装，高度集成化。首要外围设备包含：三个可装备的视频接口，能够和视频输入，输出或传输流输入无缝衔接。VCXO内插操控端口(VIC)10/100Mbps以太网口(EMAC)。数据管理输入输出模块(MDI0)。多通道音频串行端口(McASP)。I2C总线模块。两个多通道有缓存的串口(McBSPs)。三个32-bit通用定时器。用户可装备的16-bit或32-bit的主端口接口(HPI16/HPI32)。 6Mhz32-bit的PCI接口。通用I/0端口((GPIO)。64-bit的外部存储单元接口，支撑和同步或异步存储单元的衔接。
体系硬件框图如下：
本体系规划3路视频端口，2路板上解码器和1路板上编码器，32Mbytes同步DRAM 经过FPGA的OSD 4Mbytes Flash memory ，10/100以太网端口经过FPGA内寄存器履行的板卡软件装备导入加载选项装备。DSP芯片经过64bit的EMIF接口或8 /16bit的3路视频接口衔接板上外围设备。SDRAM、Flash、FPGA和UART每一个设备占用其间的一个接口。EMIF接口也衔接扩展背板接口，扩展背板接口用来衔接背板。 板上的视频解码器和编码器衔接到视频端口和扩展衔接器上。母板上的2个编码器和1个解码器都契合规范规范。McASP能够经过软件从头设定成为一个扩展接口。可编程逻辑门阵列又被称为FPGA，用来履行板上组合在一同的逻辑程序。FPGA有依据软件用户端口的寄存器，用户能够经过读写这个寄存器来装备板卡。
体系的硬件规划首要有以下几个部分。
(1)存储器映射。C64xx系列DSP有很多的字节可设定的地址空间。程序代码和数据可被存储在统一规范的32bit地址空间的任何方位。 默许状况下，内部的寄存器从0x00000000地址空间开端存储。一小部分存储器可由软件从头映射为L2高速缓存，而不是固定的RAM。 EMIF(外部寄存器端口)有4个独立的可设定地址的区域，称为芯片使能空间(CE0-CE3)。当Flash、UART和FPGA映射到CE1 时，SDRAM占有CE0。背板运用CE2和CE3。CE3的一部分被装备给OSD功用的同步操作和扩展的FPGA中的其他同步寄存器操作。
(2)EMIF端口。本体系规划一个64bit长的外部存储器端口。将地址空间切割成了四个芯片使能区，答应对地址空间进行8bit、16bit、 32bit和64bit的同步或不同步的存取。DM642板运用芯片使能区CE0、CE1和CE3。CE0被发送给64bit的SDRAM总线。CE1被 8bit的Flash、UART和FPGA功用运用。CE3被设置成同步功用。CE2和CE3都被发送给背板接口衔接器。
(3)SDRAM寄存器端口。本体系规划在CE0空间衔接了64bit的SDRAM总线。这32兆的SDRAM空间用来存储程序、数据和视频信息。总线由外部PLL驱动设备操控，运转在133MHz的最佳运转状况。SDRAM的改写由DM642自动操控。 EMIF运用的PLL被称为ICS512，PLL的输入时钟是25MHz。DM642能够装备EMIF时钟的原始值。ECLKIN针脚一般为默许值，但其也可经过分频CPU时钟，来操控EMIF的时钟频率。在复位时，经过对ECLKINSEL0和ECLKINSEL1针脚的操作进行设置，其与EA19和 EA20针脚一同共享EMIF的地址空间。
(4) Flash寄存器接口 本体系规划4M的Flash，映射在CE1空间的低位。Flash寄存器首要被用来导入装载和存储FPGA的装备信息。DM642评价板的CE1空间被装备成8bit，Flash寄存器也是8bit。因为CE1的可运用地址空间小于Flash的空间，所以运用FPGA来发生3个扩展页。这些扩展的线形地址经过FPGA的Flash的根底寄存器进行界说地址，复位后默许是000。
(5)UATR接口。 两层的UART寄存器被映射在DM642的CE1空间的高位，伴随FPGA异步寄存器一同。每一个UART，A和B发生8位的地址。本体系规划将CE1空间装备成8位存取。
(6)FPGA异步寄存器端口 。FPGA有10个定位在CE1空间高位的异步存储寄存器。这些寄存器完成的各种功用因为篇幅所限不再详叙。FPGA同步寄存器端口 FPGA在CE3地址空间开设同步寄存器。这些寄存器首要完成OSD功用和一些评价板衔接。
(7)EMIF缓冲器/解码器操控 。EMIF缓冲器和解码器的功用经过GAL16LV8D一般逻辑数组驱动器完成，U15。驱动器能够对Flash进行简略的解码处理，UART与缓冲器一同操控CE1、CE2和CE3。
(8) 视频端口/McASP端口 。本体系规划有3个板上视频端口，这些端口能够依据可挑选性功用，进行再分类，例如端口0和端口1的McASP和SPDIF功用。DM642运用一切的三个视频端口，视频端口0和视频端口1被用作输入端口，视频端口2用作显现端口。在规范装备中，视频端口0和视频端口1依据运用在McASP功用下进行再分类，衔接到TLV320A%&&&&&%23立体声编解码器或衔接到SPDIF输出接口J9。
(9)视频解码器端口 。本体系规划可再分的视频端口0和视频端口1被用作捕获输入端口，命名为捕获端口1和捕获端口2。这些端口衔接到SAA7115H解码器。视频端口贯穿 CBT开关，所以他们为了背板的运用能够被挑选性的制止。另一半的端口被衔接到板上的McASP端口。捕获端口1经过一个RCA类型的视频插座J15和一个4针的低噪声S-Video接口J16，衔接到视频源。输入的有必要是组成的视频源，例如DVD Player或视频相机。SAA7115H是可经过DM642的I2C总线进行编程的，而且能够衔接一切的首要组成视频规范，例如NTSC，PAL和 SECAM，这些都能够经过解码器的内部寄存器进行恰当的编程。
